DATA PROCESSOR

Patent number:

JP7287699

Publication date:

1995-10-31

Inventor:

YAMAMOTO MITSUTAKE; others: 04

Applicant:

HITACHI LTD

Classification:

- international:

G06F15/78; G06F1/04

- european:

Application number:


JP19950018629 19950110

Priority number(s):

Abstract of JP7287699

PURPOSE:To prevent the malfunction of a circuit having the possibility of occurrence at the time of changing the operating frequency and the operating voltage of a built-in circuit module.

CONSTITUTION: A microcomputer 1 makes a clock generation circuit 120 whose output clock signal frequency is variable and a power supply circuit 110 whose output operating voltage is variable changes the clock signal frequency and the operating voltage to be supplied to each circuit module dynamically in conformity to the contents of registers 114, 124. In this case, at the time of an instruction to reduce the frequency and besdies, to lower the operating voltage in viewpoint of an absolute value, it prevents such a state that the operating voltage is lowered in the viewpoint of the absolute value prior to the change of the operating frequency, and at the time of the instruction to increase the clock signal frequency and besides, to raise the operating voltage in the viewpoint of the absolute value, it prevents the state such in which the clock signal with increased frequency is outputted prior to the raise of the operating voltage in the viewpoint of the absolute value.



Data supplied from the esp@cenet database - Worldwide

(19)日本国特許庁 (JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開平7-287699

(43)公開日 平成7年(1995)10月31日

(51) Int. Cl. 6

識別記号

庁内整理番号

FΙ

技術表示箇所

G06F 15/78

510 P

C

1/04 301

審査請求 未請求 請求項の数15 FD (全34頁)

(21)出願番号。

特願平7-18629

(22)出願日

平成7年(1995)1月10日

(31)優先権主張番号 特願平6-55270

(32)優先日

平6 (1994) 2月28日

(33)優先権主張国

日本 (JP)

(71)出願人 000005108

株式会社日立製作所

東京都千代田区神田駿河台四丁目6番地

(72)発明者 山本 充剛

東京都小平市上水本町5丁目20番1号

株式会社日立製作所半導体事業部内

(72)発明者 川崎 郁也

東京都小平市上水本町5丁目20番1号

株式会社日立製作所半導体事業部内

(72)発明者 稲吉 秀夫

東京都小平市上水本町5丁目20番1号

株式会社日立製作所半導体事業部内

(74)代理人 弁理士 玉村 静世


最終頁に続く

(54) 【発明の名称】 データ処理装置

(57)【要約】

【目的】 内蔵回路モジュールの動作周波数と動作電圧 の切換えに際して生ずる虞のある回路の誤動作を未然に 防止する。

【構成】 マイクロコンピュータ1は、出力クロック信 号周波数が可変のクロック発生回路120と、出力動作 電圧可変の電源回路110とに対し、夫々の回路モジュ ールに供給すべきクロック信号周波数と動作電圧をレジ スタ114, 124の内容に従って動的に変更可能にす る。このとき、周波数を低減し且つ動作電圧を絶対値的 に小さくさせる指示のときは現在の動作周波数の変更に 先立って動作電圧が絶対値的に小さくされる状態を阻止 し、グロック信号周波数を増大させ且つ動作電圧を絶対 値的に大きくさせるときは動作電圧の絶対値的な増大に 先立って周波数の増加されたクロック信号が出力される 状態を阻止する。



50

2

【特許請求の範囲】

【請求項1】 クロック信号に同期動作される回路モジュールと、

1

上記回路モジュールに供給すべきクロック信号の周波数 及び上記回路モジュールに供給すべき動作電圧を指定す るための制御情報が書換え可能に格納される記憶手段 と、

上記記憶手段の制御情報に応じた周波数のクロック信号 を上記回路モジュールに出力可能なクロック発生回路 と.

上記記憶手段の制御情報に応じたレベルの動作電圧を上 記回路モジュールに出力可能な電源回路と、

上記制御情報に基づいて、上記クロック信号周波数を低減し且つ動作電圧を絶対値的に小さくさせる指示を検出したときは現在の周波数の変更に先立って動作電圧が絶対値的に小さくされる状態を阻止し、また、クロック信号周波数を増大させ且つ動作電圧を絶対値的に大きくさせる指示を検出したときは動作電圧の絶対値的な増大に先立って周波数の増加されたクロック信号が出力される状態を阻止して、上記クロック発生回路と電源回路の出力状態の切換えを制御する第1の制御手段と、を含んで成るものであることを特徴とするデータ処理装置。

【請求項2】 上記クロック発生回路は、出力すべきクロック信号の周波数切換えに際して、上記第1の制御手段からの指示に基づいてクロック信号の出力を一定期間停止させる出力ゲートを備えて成るものであることを特徴とする請求項1記載のデータ処理装置。

【請求項3】 上記記憶手段の書換え前後における制御情報に基づいて、動作電圧を絶対値的に大きくせずにクロック信号の周波数を増大させる指示、又はクロック信 30号周波数を低減させずに動作電圧を絶対値的に小さくさせる指示を検出することによって、当該指示に基づくクロック発生回路及び電源回路の出力状態変更を禁止させる第2の制御手段を備えて成るものであることを特徴とする請求項1又は2記載のデータ処理装置。

【請求項4】 上記回路モジュールは複数個とされ、上記記憶手段は所定の回路モジュール毎の制御情報を書換え可能に格納する複数の記憶領域を有し、

上記クロック発生回路は、上記記憶手段における複数の 記憶領域の夫々の制御情報に従って個別的に対応回路モ ジュールに供給すべきクロック信号を選択するための選 択回路を備え、

上記電源回路は、上記記憶手段における複数の記憶領域の夫々の制御情報に従って個別的に対応回路モジュールに供給すべき動作電圧を選択するための選択回路を備えて、成るものであることを特徴とする請求項1乃至3の何れか1項記載のデータ処理装置。

【請求項5】 上記回路モジュールは中央処理装置とされる一つの回路モジュールとこの中央処理装置によってその動作が制御される別の回路モジュールとされ、全体

が1個の半導体基板に形成されたシングルチップマイク ロコンピュータ化されて成るものであることを特徴とす る請求項1乃至4の何れか1項記載のデータ処理装置。

【請求項6】 上記回路モジュール、記憶手段、第1の制御手段、及び第2の制御手段は1チップの半導体集積回路とされ、上記クロック発生回路及び電源回路は当該半導体集積回路の外部に設けられて成るものであることを特徴とする請求項3又は4記載のデータ処理装置。

【請求項7】 上記回路モジュールは中央処理装置とされる一つの回路モジュールとこの中央処理装置によってその動作が制御される別の回路モジュールとされ、当該中央処理装置とされる回路モジュール、上記別の回路モジュールの内の一部の回路モジュール、上記記憶手段、第1の制御手段、及び第2の制御手段は1チップの半導体集積回路とされ、上記別の回路モジュールの内の残りの回路モジュール、上記クロック発生回路、及び電源回路は当該半導体集積回路の外部に設けられて、マルチチップ化されて成るものであることを特徴とする請求項3又は4記載のデータ処理装置。

20 【請求項8】 上記記憶手段は上記中央処理装置によってアクセスされるレジスタであることを特徴とする請求項5乃至7の何れか1項記載のデータ処理装置。

【請求項9】 中央処理装置が結合された第1の内部バ スと、入出力回路を介して外部パスとインタフェースさ れ外部バスとのインタフェース制御を行うバスコントロ ーラが結合された第2の内部バスと、所定の周辺回路が 結合された第3の内部バスと、第1の内部バスに結合さ れた回路モジュールのための第1のクロック信号、第2 の内部バスに結合された回路モジュールのための第2の クロック信号、及び第3の内部パスに結合された回路モ ジュールのための第3のクロック信号を出力するクロッ クパルスジェネレータと、上記第1の内部バスに結合さ れ、中央処理装置にて設定された制御情報により上記第 1及び第3のクロック信号の内の少なくとも一つの信号 の周波数を可変とするクロック制御回路と、を含んで1 チップマイクロコンピュータ化されて成るものであるこ とを特徴とするデータ処理装置。

【請求項10】 上記外部パスに結合される回路モジュールに供給すべき外部クロック信号の出力端子を備え、上記クロック制御回路は、第2のクロック信号の周波数を上記外部クロック信号の周波数に一致させるものであることを特徴とする請求項9記載のデータ処理装置。

【請求項11】 上記第1の内部バスと第2の内部バスとはキャッシュメモリ装置を介してインタフェースされて成るものであることを特徴とする請求項10記載のデータ処理装置。

【請求項12】 中央処理装置が結合された第1の内部 パスと、入出力回路を介して外部パスとインタフェース され外部パスとのインタフェース制御を行うパスコント ローラが結合された第2の内部パスと、所定の周辺回路

が結合された第3の内部バスと、第1の内部バスに結合された回路モジュールのための第1のクロック信号、第2の内部バスに結合された回路モジュールのための第2のクロック信号、及び第3の内部バスに結合された回路モジュールのための第3のクロック信号を出力するクロックパルスジェネレータと、上記第1乃至第3のクロック信号周波数を各別に制御するためのクロック制御回路とを含んでシングルチップマイクロコンピュータ化されたデータ処理装置であって、

上記クロックパルスジェネレータは、外部クロック源に結合可能な第1の接続端子に接続された第1の周波数変更手段と、外部クロック源に結合可能な第2の接続端子に接続された第2の周波数変更手段と、第1及び第2の周波数変更手段の内の何れか一方の出力を選択する選択手段と、選択手段で選択されたクロック信号を受けて上記第1乃至第3のクロック信号周波数を各別に変更更能にする第3の周波数変更手段と、上記第1の周波数変更手段から出力されるクロック信号と外部クロック信号として出力させるクロック信号出力経路とを含み、

上記クロック制御回路は、外部クロックモード端子に結 20 合され第3の周波数変更手段による第1及び第3のクロ ック信号に対する周波数変更率を格別に指定し且つ第2 の周波数変更手段による周波数変更率を指定するための 制御情報が中央処理装置によって設定されるクロック制 御レジスタを供え、外部クロックモード端子の状態に従 って、第1の周波数変更手段による周波数変更率を決定 して第1の接続端子から第3の周波数変更手段の入力に クロック信号を伝達可能にし且つ第2のクロック信号周 波数が第1の周波数変更手段から出力されるクロック信 号周波数に一致するように第3の周波数変更手段を制御 30 する第1の状態、又は第2の接続端子から第3の周波数 変更手段の入力にクロック信号を伝達可能に制御する第 2の状態を選択し、さらに、上記クロック制御レジスタ に設定された制御情報に従って第2の周波数変更手段に よる周波数変更率と第3の周波数変更手段による第1及 び第3のクロック信号に対応する周波数変更率とを可変 に制御すると共に、クロックモード端子にて指定された 上記第2の状態においては上記クロック制御レジスタに 設定された制御情報に従って第2のクロック信号の周波 数が第2の接続端子から供給されるクロック信号の周波 40 数に一致するように第3の周波数変更手段による第2の クロック信号に対する周波数変更率を制御するものであ ることを特徴とするデータ処理装置。

【請求項13】 上記クロックモード端子にて指定される第1の状態において第1の周波数変更手段の出力を第2の周波数変更手段の入力に接続する接続手段を更に設けたことを特徴とする請求項12記載のデータ処理装置。

【請求項14】 上記クロック信号出力経路は第2の接 した。例えば、中央処理装置において高速のデータ処理 統端子に結合されて成るものであることを特徴とする請 50 を要しないタスクに対しては低消費電力を優先させ、ま

求項13記載のデータ処理装置。

【請求項15】 第1の周波数変更手段は、第1の接続端子に発振子が外付けされて発振される発振器からのクロック信号と第1の接続端子から直接供給されるクロック信号との何れかを選択し、選択したクロック信号をそれぞれ受ける分周回路とフェーズロックドループ回路を供え、その何れかの出力を基本クロック信号として出力する選択手段とから成り、第2の周波数変更手段はフェーズロックドループ回路であることを特徴とする請求項12乃至14の何れか1項記載のデータ処理装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、クロック信号に同期動作されるデータプロセッサやマイクロコンピュータさらにはこれを搭載したデータ処理システムに係り、特にその動作クロック信号の周波数を、また動作クロック信号の周波数と動作電源の電圧との双方を切換えて低消費電力を図る技術に関し、例えばマイクロコンピュータに適用して有効な技術に関する。

0 [0002]

【従来の技術】特開平3-68007号公報には、マイクロコンピュータのようにクロック信号に同期動作されるものにおいて、その動作クロック信号の周波数を必要に応じて切換えることによって低消費電力化に寄与する技術が記載されている。また、特開平5-108193号公報には、外部から供給される電源電圧とクロック信号周波数とを内蔵レジスタの設定値によって変更し低消費電力化を図るようにしたマイクロコンピュータについて記載されている。

[0003]

【発明が解決しようとする課題】しかしながらマイクロコンピュータのような半導体集積回路の高機能化に伴い、回路モジュールの動作頻度若しくは動作速度に従って当該回路モジュールを、階層化された内部バスに結合する場合、内部クロック信号周波数の切換えは階層化された回路モジュールの性質を考慮して行わなければならない。例えばレジスタの値を書き換えて内部の動作周波数を変更するとき、外部バスとのインタフェースを制御するバスコントローラのような回路モジュールに対しては、外部との関係を考慮してその動作クロック信号周波数を制御しなければならないことが本発明者によって明らかにされた。

【0004】また、マイクロコンピュータなどを構成する回路モジュールの動作周波数と共に動作電圧を可変にして低消費電力化する場合、特定の回路モジュールを低消費電力で動作させるか否かは当該回路モジュールが周辺回路か中央処理装置かというような一般的な機能の相違だけでは一律に決定できないことを本発明者は見い出した。例えば、中央処理装置において高速のデータ処理を要しないタスクに対しては低消費電力を優先させ、ま

20

40

た、高速処理を要するタスクに対しては電力消費が増大してもデータ処理の高速化を最優先しなければないで電力の高速化を最優先しなければないでである。 回路モジュールの動作電波数と動作電をタスク単位でも切換え可能な自由度が必ずでである。 四路モジュールの動作電源電圧や動作の数を比較的自由に設定でである。 電力対対にである。 電力対対にである。 四路モジュールに対しては低消費電力を優先させ、相対的にユールに対しては低消費電力を優先させ、対しては低消費電力を優先させ、のデータ処理を要する。 これによって全体としてのデータ処理が率を向上させつの低消費電力を実現する。

【0005】そのように動作電源電圧と動作周波数を比較的自由に設定できるようにする場合には、その設定を変更するとき回路モジュールに誤動作を生じないようにし、また、その組合わせの態様によって誤動作を生じないように予じめ対処しておくことがシステムの信頼性を増すために必要であることを本発明者は見い出した。例えば、回路の動作電源電圧を低下させた場合、回路の動能力が低下して信号遅延が増大するため、それによって誤動作しないように周波数の変更を許容し、また、回路の動作周波数を増大させる場合には誤動作しないように電源電圧の変更を許容しなければならない。

【0006】本発明の目的は、回路モジュールの動作周波数と動作電圧をタスク単位でも切換え可能な自由度を持たせ、このとき、回路モジュールの動作周波数と動作電圧の切換えに際して生ずる虞のある回路の誤動作を未然に防止できるデータ処理装置を提供することにある。さらに、上記誤動作防止を比較的簡単に実現できるよう 30 にすることを目的とする。

【0007】本発明の別の目的は内部バスが階層化されているような場合に外部バスとのインタフェースを考慮して内蔵回路モジュールのクロック信号周波数を任意に設定できるデータ処理装置を提供することにある。

【0008】本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。

[0009]

【課題を解決するための手段】本願において開示される 発明のうち代表的なものの概要を簡単に説明すれば下記 の通りである。

【0010】〔1〕回路モジュールの動作周波数と動作電圧の双方を制御する発明によれば、データ処理装置は、周波数の異なるクロック信号を選択的に出力可能なクロック発生回路(120,320)と、上記回路モジュールの動作電圧として選択的に異なる電圧を出力可能な電源回路(110,310)とを設け、単数若しくは複数個の回路モジュールに供給すべきクロック信号の周波数と動作電圧の電圧を指定するための制御情報を記憶50

手段(114、124、307)に曹換え可能に格納し、格納された制御情報に基づいて上記クロック発生と動路及び電源回路におけるクロック信号周波数の選択とを制御するようにする。このとき、上記クロック信号周波数を低減し且つ動作電圧を絶対にの動作電圧が絶対値的に小さく対したの変更に先立って動作電圧が絶対値的に外数を増大されたのの調査を開けるまた、クロック信号の周波数を増大した地域を関止とを絶対値的に大きせる指示を検出した対した対域の対象を増大に先立って周波数の地域を阻止するよりで表生回路と電源回路の出力は表出して対象を動作電圧の物と電源回路の出力は表に表記クロック発生回路と電源回路の出力は表に表しては対象を動作電圧の切換え時若しくは切換え直後における回路モジュールの誤動作を防止する。

【0011】上記第1の制御手段による上記制御態様を簡単に実現するには、周波数の出力切換えに際して上記第1の制御手段からの指示に基づいてクロック信号の出力を一定期間停止させる出力ゲート(1206,3261,3262,3263)を上記クロック発生回路に設けて対処できる。

【0012】さらに、予じめ設定禁止にしておくことも可能であるが、周波数と電源電圧の不所望な切換え態様による誤動作の虞を予じめ防止するという観点においては、上記記憶手段の書換え前後における制御情報に基づいて、動作電圧を絶対値的に大きくせずにクロック信号の周波数を増大させる指示、又はクロック信号周波数を低減させずに動作電圧を絶対値的に小さくさせる指示を検出することによって、当該指示に基づくクロック発生回路及び電源回路の出力状態変更を抑制する第2の制御手段(132,3342)を更に採用する。

【0013】複数個の回路モジュールに対して個別的にクロック周波数と電源電圧を切換え制御するには、上記記憶手段には所定の回路モジュール毎の制御情報を書換え可能に格納する複数の記憶領域(3071,3072)を設け、上記クロック発生回路には、上記記憶手段における複数の記憶領域の夫々の制御情報に従って個別的に対応回路モジュールに供給すべきクロック信号を選択するための選択回路(3251,3252,3253)を設け、更に、上記電源回路には、上記記憶手段における複数の記憶領域の夫々の制御情報に従って個別的に対応回路モジュールに供給すべき動作電圧を選択するための選択回路(3141,3142,3143)を設けることで容易に対応できる。

【0014】上記データ処理装置において、上記回路モジュールは中央処理装置とされる一つの回路モジュールとこの中央処理装置によってその動作が制御される別の回路モジュールとされ、全体が1個の半導体基板に形成されたシングルチップマイクロコンピュータ化して構成できる。上記回路モジュール、上記記憶手段、第1の制

40

御手段、及び第2の制御手段を1チップの半導体集積回 路とし、上記クロック発生回路及び電源回路を当該半導 体集積回路の外部に設けてデータ処理装置を構成でき る。上記回路モジュールを中央処理装置とされる一つの 回路モジュールとこの中央処理装置によってその動作が 制御される別の回路モジュールとし、当該中央処理装置 とされる回路モジュール、上記別の回路モジュールの内 の一部の回路モジュール、上記記憶手段、第1の制御手 段、及び第2の制御手段を1チップの半導体集積回路と し、上記別の回路モジュールの内の残りの回路モジュー ル、上記クロック発生回路、及び電源回路を当該半導体

集積回路の外部に設けられて、マルチチップ化されたマ

イクロコンピュータとしても構成できる。

【0015】〔2〕内部バスが階層化されたデータ処理 装置に対する動作周波数切換えに係る発明によれば、デ ータ処理装置は、中央処理装置(61)が結合された第 1の内部パス(60)と、入出力回路(73)を介して 外部パスとインタフェースされ外部パスとのインタフェ ース制御を行うバスコントローラ(72)が結合された 第2の内部パス(70)と、所定の周辺回路が結合され た第3の内部バス(80)と、第1の内部バスに結合さ れた回路モジュールのための第1のクロック信号(9 1)、第2の内部バスに結合された回路モジュールのた めの第2のクロック信号(92)、及び第3の内部パス に結合された回路モジュールのための第3のクロック信 号(93)を出力するクロックパルスジェネレータ

(9) と、上記第1の内部バスに結合され、中央処理装 置にて設定された制御情報により上記第1及び第3のク ロック信号の内の少なくとも一つの信号の周波数を可変 とするクロック制御回路(65)と、を含んで1チップ マイクロコンピュータ化されて成る。

【0016】外部バスに接続され上記バスコントローラ が制御するバスサイクルに従って動作される外部デバイ ス(例えばシンクロナス・ダイナミック・ランダム・ア クセス・メモリ)が、クロック信号に同期動作されるも のである場合に、当該外部デバイスに同期動作用クロッ ク信号を供給することを考慮するならば、データ処理装 置には外部クロック信号の出力端子(CKIO)を設 け、このとき上記クロック制御回路は、第2のクロック 信号の周波数を上記外部クロック信号の周波数に一致さ せる。

【0017】パスコントローラが結合された第2の内部 バスのための第2のクロック信号の周波数は、外部バス に結合された外部デバイスの動作速度に応じた周波数に されなければ内外でのバスサイクル若しくはバス動作を 同期させることができないということを考慮した場合、 中央処理装置が結合される第1の内部パスの回路モジュ ールは必要に応じて高速動作可能であることが高速デー 夕処理上望ましい。したがって、データ処理装置にキャ ッシュメモリ装置を内蔵させる場合には、キャッシュメ モリ装置を上記第1の内部パスと第2の内部パスとのイ ンタフェースに利用することが、データ処理効率を向上 させる上で好ましい。

【0018】更に詳細な態様のデータ処理装置は、中央 処理装置(61)が結合された第1の内部バス(60) と、入出カ回路(73)を介して外部パスとインタフェ ースされ外部パスとのインタフェース制御を行うパスコ ントローラ(72)が結合された第2の内部バス(7 0)と、所定の周辺回路が結合された第3の内部パス (80) と、第1の内部パスに結合された回路モジュー ルのための第1のクロック信号(91)、第2の内部バ スに結合された回路モジュールのための第2のクロック 信号(92)、及び第3の内部バスに結合された回路モ ジュールのための第3のクロック信号(93)を出力す るクロックパルスジェネレータ (9) と、上記第1乃至 第3のクロック信号周波数を各別に制御するためのクロ ック制御回路(65)とを含んでシングルチップマイク ロコンピュータ化されている。そして、上記クロックパ ルスジェネレータは、外部クロック源に結合可能な第1 の接続端子 (XTAL, EXTAL) に結合された第1 の周波数変更手段(910, 911, 912, 913, 914)と、外部クロック源に結合可能な第2の接続端 子(CKIO)に結合された第2の周波数変更手段(9 21) と、第1及び第2の周波数変更手段の内の何れか 一方の出力を選択する選択手段(930,931)と、 選択手段で選択されたクロック信号を受けて上記第1乃 至第3のクロック信号周波数を各別に変更可能にする第 3の周波数変更手段(940、941、942、94 3) と、上記第1の周波数変更手段から出力されるクロ ック信号を外部クロック信号として出力させるクロック 信号経路(951)とを含む。このとき上記クロック制 御回路(65)は、外部クロックモード端子(MD0~ MD2) に結合され、第3の周波数変更手段による第1 及び第3のクロック信号に対する周波数変更率を格別に 指定し且つ第2の周波数変更手段による周波数変更率を 指定するための制御情報が中央処理装置によって設定さ れるクロック制御レジスタ(650)を供え、外部クロ ックモード端子の状態に従って、第1の周波数変更手段 による周波数変更率を決定して第1の接続端子から第3 の周波数変更手段の入力にクロック信号を伝達可能にし 且つ第2のクロック信号周波数が第1の周波数変更手段 から出力されるクロック信号周波数に一致するように第 3の周波数変更手段を制御する第1の状態、又は第2の 接続端子から第3の周波数変更手段の入力にクロック信 号を伝達可能に制御する第2の状態を選択し、さらに、 上記クロック制御レジスタに設定された制御情報に従っ て第2の周波数変更手段による周波数変更率と第3の周 波数変更手段による第1及び第3のクロック信号に対応 する周波数変更率とを可変に制御すると共に、クロック 50 モード端子にて指定された上記第2の状態においては上 記クロック制御レジスタに設定された制御情報に従って第2にクロック信号の周波数が第2の接続端子から供給されるクロック信号の周波数に一致するように第3の周波数変更手段による第2のクロック信号に対する周波数変更率を制御するものである。

q

【0019】第1及び第2のクロック信号の周波数変更可能幅を更に広げるには、クロックモード端子にて指定される第1の状態において第1の周波数変更手段の出力を第2の周波数変更手段の入力に接続する接続手段の出力を第2の周波数変更手段の入力に接続する接続手段の出力を第2の周波数変更手段の入力に接続する接続手段のボイス(例えばシンクロナス・ダイナミック・ランダム・アクセス・メモリ)がクロック信号に同期動作されるものである場合に、当該外部デバイスに同期動作用クロック信号を供給することを考慮するならば、上記クロック信号経路を第2の接続端子に結合するとよい。

【0020】第1の接続端子が振動子の接続端子と外部クロック信号の入力端子に兼用される場合、第1の周波数変更手段を、第1の接続端子に発振子が外付けされて発振される発振器(910)からのクロック信号との何れかを選択し、選択したクロック信号をそれぞれ受ける分周回路(913)とフェーズロックドループ回路(912)を供え、その何れかの出力を基本クロック信号とのて出力する選択手段(914)によって構成できる。第3の周波数変更手段を分周器で構成する場合、第2の周波数変更手段としてのフェーズロックドループ回路で構成すると、周波数変更可能幅を大きくすることができる。

[0021]

【作用】

[1] 回路モジュールの動作周波数と動作電圧の双方を 制御するための上記手段によれば、クロック信号周波数 と動作電圧の切換え態様を指示する制御情報は中央処理 装置などによって書換え可能に上記レジスタ又は記憶手 段に設定されるから、回路モジュールのデータ処理性能 やデータ処理の軽重に応じて制御情報を必要に応じて書 換えることで、回路モジュールの動作電圧と動作周波数 に対する自由な切換えを許容する。このことは、相対的 に高速のデータ処理を要しないタスク若しくは回路モジ ュールに対しては低消費電力を優先させ、相対的に処理 40 の高速性を要するタスク若しくは回路モジュールに対し ては電力消費量の増大を許容し、これによって全体とし てのデータ処理効率を向上させつつ低消費電力を実現す る。所定の回路モジュール毎に個別的にクロック周波数 と動作電圧の切換えを可能にすることは、上記全体とし てのデータ処理効率を向上させつつ低消費電力化を図る 制御を更にきめ細かく実現可能にする。

[0022] クロック信号の周波数と動作電圧の双方を 減少させる場合、先に動作電圧を減少させると、クロッ ク信号周波数が減少されるまでの間、動作状態におかれ 50

た回路の駆動能力が低下して不所望な信号遅延によって 誤動作を生ずる虞がある。この場合に上記第1の制御手 段は、現在の動作周波数の変更に先立って動作電圧が減 少される状態を阻止するように周波数と動作電圧の切換 え手順を制御する。また、クロック信号の周波数と 電圧とを増加させる場合、先にクロック信号周波数を増 加させると、動作電圧が増加されるまでの間、は追従した におかれた回路の駆動能力は動作速度の向上に上記数におかれた回路の駆動能力は動作速度の向上に上記数に れずに誤動作を生ずる虞がある。この場合に上記した第 1の制御手段は、動作電圧の増加に先立って周波数と動作電圧の切換え手順を制御する。この に、第1の制御手段はクロック信号周波数と動作電圧の 切換え手順の点における誤動作を防止する。

10

【0023】クロック周波数と電源電圧の切換えにおいて電源電圧を絶対値的に増加させずにクロック信号の周波数を増加させることは、回路の動作が高速化されても回路の駆動能力が向上されずに当該高速動作に不適応な比較的大きな信号伝播遅延を生ずることになる。また、クロック信号周波数を減少させずに電源電圧を絶対値的に減少させることは、回路の駆動能力が低下されて信号伝播遅延が増大されるにも拘らず依然として回路が高速動作を行うことになる。上記した第2の制御手段はそのような指示に対してはクロック周波数と電源電圧の切換えを抑止し、これによって周波数と電源電圧の切換えを抑止し、これによって周波数と電源電圧の不所望な切換え態様による誤動作の虞を未然に防止する。

【0024】〔2〕内部パスが階層化されたデータ処理 装置に対する動作周波数切換えに係る上記手段によれ ば、第1乃至第3の内部バスが階層化されたデータ処理 装置において、第2のクロック信号を、周波数可変とす るクロック信号から除外している。上記具体的な態様の 手段においては、第1及び第3のクロック信号の周波数 が制御情報に従って動的に変化されるとき、クロック制 御回路は第2のクロック信号の周波数を一定に保つよう に制御する。これは、バスコントローラが結合された第 2の内部パスのための第2のクロック信号の周波数は、 外部バスに結合された外部デバイスの動作速度に応じた 周波数にされなければ内外でのパスサイクル若しくはバ ス動作を同期させることができない、という条件を満足 させる。第1のクロック信号周波数を制御情報にて動的 に可変制御可能にすることは、中央処理装置が結合され る第1の内部バスの回路モジュールは必要に応じて高速 動作可能であることが高速データ処理上望ましい、とい う点を満足させ、その逆に高速動作を要しないタスクを 実行するときにはクロック信号周波数を低くして低消費 電力を実現する。第3のクロック信号の周波数を制御情 報にて動的に可変制御可能にすることは、第3の内部パ スに結合された回路モジュールが周辺回路モジュールで あるという性質に鑑みてその機能や動作状態に応じて他 の回路モジュールとは独立的に動作速度を制御可能に

2.0

し、低消費電力化を促進させる。

【0025】出力端子(CKIO)から出力される外部 クロック信号は第2のクロック信号の周波数と一致され る。クロック信号に同期動作される外部デバイスはバス コントローラ(第2のクロック信号を受け動作)の制御 を受け、そのような外部デバイスの同期動作用クロック 信号として上記外部端子(CKIO)から出力されるク ロック信号を利用できる。

11

[0026]

【実施例】

[1] 先ず、回路モジュールの動作周波数と動作電圧の 双方を制御する発明に関する複数の実施例を図1から図 14に基づいて説明する。

【0027】図1には本発明の第1実施例に係るシング ルチップマイクロコンピュータのブロック図が示され る。本実施例のシングルチップマイクロコンピュータ1 は、クロック信号に同期動作される回路モジュールとし て、中央処理装置(CPUとも記す)100、乗算回路 (MULTとも記す) 101、除算(DIVU) 10 2、ダイレクトメモリアクセスコントローラ (DMAC とも記す) 103、タイマ (TMR1とも記す) 10 4、 及びタイマ (TMR 2 とも記す) 1 0 5 を代表的に 備え、更に、図示しないRAM、ROM、そして外部バ スインタフェース回路などを備え、それらは図示しない 所定の内部バスを介して接続可能にされる。特に制限さ れないが、上記乗算回路101及び除算102は共に中 央処理装置100より発行されるコマンドを解読してデ ータ処理を行うコプロセッサとして位置付けられる。上 記図示しないROMは中央処理装置100の動作プログ ラムなどを保有する。図示しないRAMは中央処理装置 30 100の作業領域又はデータの一時記憶領域とされる。 【0028】図1に代表的に示された回路モジュール1 00~105の動作電源は電源回路110から供給され る。電源回路110は電源ピン111から5Vのような 電源電圧を受けると共にグランドピン112から0Vの ような接地電圧を受け、上記回路モジュール100~1 05の動作電源として選択的に異なる内部電圧113を 出力可能にされる。本実施例に従えば、その内部電圧1 13は接地電位を基準に上記電源電圧又は該電源電圧を 降圧した電圧とされる。接地電位は各回路モジュールに 40 共通に供給される。

【0029】図1に代表的に示された回路モジュール1 00~105の動作クロック信号はクロック発生回路1 20から供給される。クロック発生回路120は外部の クロック入力ピン121から外部クロック信号若しくは 図示しない振動子を介して発生される発振出力を受け、 周波数の異なるクロック信号を内部クロック信号122 として選択的に出力可能にされる。

[0030] 図2にはクロック発生回路120の詳細な 一例が示される。同図に示されるクロック発生回路12

0は、外部からのクロック信号を受けてその周波数を連 倍して出力するPLL回路1201、及びPLL回路1 201の出力に直列に2段結合された分周回路120 2, 1203を備える。分周回路1202, 1203は 例えば入力の周波数を夫々1/4にして出力する。上記 PLL回路1201そして分周回路1022, 1023 の夫々の出力はセレクタ1205を介して選択され、選 択されたクロック信号がクロックドインパータのような 出力ゲート1206を介して各回路モジュール100~ 105のクロック入力端子に供給される。同図において セレクタ及び出力ゲートは1組みが代表的に図示されて いるが、所定の回路モジュール毎に内部クロック信号の 周波数を設定する場合には当該所定の回路モジュール毎 にセレクタ1205及び出力ゲート1206が設けられ るものと理解されたい。電源回路110で選択される内 部電圧113についても同様である。

12

【0031】図1に示される電圧設定レジスタ114及 び周波数設定レジスタ124は、上記回路モジュール1 00~105に供給すべき内部電圧113及び内部クロ ック信号123の周波数を指定するための制御情報が書 換え可能に格納される記憶手段である。電圧設定レジス タ114及び周波数設定レジスタ124は、例えば中央 処理装置100の所定のアドレス空間に配置され、LD C(ロード・コントロール・レジスタ)命令のような命 令を中央処理装置100が実行することによって制御情 報の設定が行われる。したがって、電圧設定レジスタ1 14及び周波数設定レジスタ124の書換えはマイクロ コンピュータ1の動作プログラム次第で所望に行うこと ができる。例えば、処理の軽重に従ってタスク毎に設定 することもできる。即ち、タスクの起動に際してCPU 100のスタックポインタやステータスレジスタなどの 退避、初期設定、復帰などの対象にそれらレジスタ11 4. 124を含めるようにすればとい。

【0032】図3には上記電圧設定レジスタ114及び 周波数設定レジスタ124の詳細な一例が示される。電 圧設定レジスタ114は特に制限されないが8ビットで 構成され、例えばCPU100, MULT101, DI VU102, DMAC103に供給する内部電圧113 を夫々2ピットの値で決定するようになっている。 夫々 の2ビットにおいて、"00"は最大の電圧レベル(V max), "01"は(Vmax)×1/2, "10" は (Vmax) ×1/4、"11"は接地電位を意味す る。周波数設定レジスタ124は特に制限されないが8 ピットで構成され、例えばCPU100, MULT10 DIVU103, DMAC103に供給する内部ク ロック信号周波数を夫々2ビットの値で決定するように なっている。夫々の2ピットにおいて、"00"は最大 の周波数 (Fmax)、"01"は (Fmax)×1/ 4、"10"は(Fmax)×1/16、"11"は内 50 部クロック供給停止を意味する。なお、パワー・オン・

1.3

リセット時において双方のレジスタ114,124は全 ピット0に初期化される。尚、図3に示されるようなレ ジスタ114,124の構成においてその他の回路モジ ュールに供給すべき動作電源と内部クロック信号周波数 は所定の値に固定することができる。また、動作電圧と クロック信号周波数の可変制御対象モジュールの数を増 やすには上記電圧設定レジスタ114及び周波数設定レ ジスタ124のビット数を増やし、それに応じて電源回 路110及びクロック発生回路120における電圧及び クロック信号周波数選択のための論理規模を増加すれば 10

【0033】図1において130は上記電圧設定レジス タ114及び周波数設定レジスタ124に格納された制 御情報に基づいて上記クロック発生回路120及び電源 回路110における内部クロック信号122の周波数選 択と内部電圧113のレベル選択とを制御する制御回路 である。上記電圧設定レジスタ112及び周波数設定レ ジスタ124に格納された制御情報は制御回路130を 介して電源回路100及びクロック発生回路120に与 えられることにより、電源回路100及びクロック発生 20 回路120はその制御情報に従って内部クロック信号1 22の周波数と内部電圧113を選択し対応する回路モ ジュールに供給する。

【0034】上記制御回路130は動作電圧及びクロッ ク信号周波数の切換えに際して回路モジュールの誤動作 を未然に防止するために第1の制御手段131と第2の 制御手段132を備える。

【0035】第1の制御手段131は内部クロック信号 122の周波数と内部電圧113の切換え手順の点にお いて内部回路モジュールの誤動作を防止するための制御 を司る。すなわち、内部クロック信号122の周波数と 内部電圧113の双方を減少させる場合、先に内部電圧 113を減少させると、内部クロック信号122の周波 数が減少されるまでの間、動作状態におかれた回路モジ ュール内回路の駆動能力が低下して不所望な信号遅延に よって誤動作を生ずる虞がある。また、内部クロック信 号122の周波数と内部電圧113とを増加させる場 合、先に内部クロック信号122の周波数を増加させる と、内部電圧113が増加されるまでの間、動作状態に おかれた回路モジュール内回路の駆動能力は動作速度の 向上に追従しきれずに誤動作を生ずる虞がある。そこで これらに対処するため、第1の制御手段131は、上記 クロック発生回路120及び電源回路110における内 部クロック信号122の周波数及び内部電圧113の変 更手順として、クロック信号122の周波数と内部電圧 113とを減少させる指示を検出したときには現在の動 作周波数の変更に先立って動作電圧113が減少される 状態を阻止し、また、内部クロック信号122の周波数 と内部電圧113とを増加させる指示を検出したときに は当該電圧113の増加に先立って周波数の増加された 50

クロック信号122が回路モジュールに供給される状態 を阻止する。

【0036】例えば、動作電圧と周波数の切換え態様を 判定し、内部クロック信号122の周波数と内部電圧1 13の双方を減少させる場合には、変更された周波数設 定レジスタ124の値を先にクロック発生回路120に 供給して周波数を変更してから動作電圧を変更し、内部 クロック信号122の周波数と内部電圧113の双方を 増加させる場合には、変更された電圧設定レジスタ11 4の値を先に電源回路100に供給して動作電圧を上げ てから周波数を変更するという手順を上記第1の制御手 段131に採用できる。又は、動作電圧と周波数の切換 え時には回路モジュールへのクロック信号122の供給 を上記出カゲート1206を介して停止させ、回路動作 が安定する一定期間を経過後にクロック信号122の供 給を再開する手順を第1の制御手段131に採用でき る。図1において第1の制御手段131は中央処理装置 100とは独立のハードウェアとして図示されている が、その機能を中央処理装置100とその動作プログラ ムによって実現できる。

【0037】第2の制御手段132は、内部クロック信 号122の周波数と内部電圧113の不所望な切換え態 様による誤動作を防止するための制御を司る。すなわ ち、内部クロック信号122の周波数と内部電圧113 の切換えにおいて内部電圧113を増加させずにクロッ ク信号122の周波数を増加させると、回路の動作が高 速化されても回路の駆動能力が向上されずに当該高速動 作に不適応な比較的大きな信号伝播遅延を生ずることに なる。また、クロック信号122の周波数を減少させず に内部電圧113を減少させると、回路の駆動能力が低 下されて信号伝播遅延が増大されるにも拘らず依然とし て回路が高速動作を行うことになる。そこで、第2の制 御手段132は、それらの態様で切換えられて誤動作を 生じないようにするために、上記電圧設定レジスタ11 4 及び周波数設定レジスタ124から成る記憶手段の書 換え前後における上記制御情報に基づいて、内部電圧1 13を増加させずに内部クロック信号122の周波数を 増加させる指示、又は内部クロック信号122の周波数 を減少させずに内部電圧113を減少させる指示を検出 することによって、当該指示に基づくクロック発生回路 120及び電源回路110の出力状態変更を抑制する。 【0038】例えば上記第2の制御手段は、上記電圧設 定レジスタ114,周波数設定レジスタ124に対する 書換えの指示を検出したとき、書換え直前のレジスタ 1 14,124値を保持し、保持された値と書換えられた レジスタ114、124の値とを比較して上記不所望な 状態が指示されたか否かを判定する。当該不所望な指示 であることを検出したときは、変更されたレジスタ11 4, 124の値による周波数と電圧の選択状態更新を制 御回路130に抑制させ、更に、当該エラー状態を中央

40

50

処理装置100に通知して当該レジスタ114、124 に対する再度の設定を促す。これによって周波数と電源 電圧の不所望な切換え態様による誤動作を防止できる。

【0039】上記第2の制御手段132は図1において 中央処理装置100とは独立のハードウェアによって構 成されているように図示されているが、その機能を中央 処理装置100とその動作プログラムによって実現する ことができる。すなわち、電圧設定レジスタ114,周 波数設定レジスタ124の変更処理ルーチンにおいて、 先ず当該レジスタ114, 124の値を中央処理装置1 00が読み込み、読み込んだ値と変更すべき値とを比較 して上記不所望な指示状態であるかを判定し、不所望な 指示状態である場合には当該変更処理ルーチンを終了し て所定の例外処理ルーチンを行うようにする。

【0040】図4には制御回路130による動作電圧及 び周波数の切換え制御手順の一例が示される。動作電圧 及び周波数を下げる場合、所要の回路モジュールの周波 数を下げるような値を以ってCPU100により周波数 設定レジスタ124が書換えられ(ステップS10)、 当該所要の回路モジュールの動作電圧を下げるような値 を以ってCPU100により電圧設定レジスタ114が 書換えられる(ステップS11)。 書換えられた値に対 して制御回路130及び論理回路140が設定状態をチ エックする(ステップS12)。当該チェックの結果、 内部電圧113を増加させずに内部クロック信号122 の周波数を増加させる指示、又は内部クロック信号12 2の周波数を減少させずに内部電圧113を減少させる 指示である場合には、その旨を中央処理装置100に通 知して処理を終了する。それ以外の切換え態様の場合に は、出力ゲート1206によって内部クロック信号12 2の出力を停止したアイドリング状態において (ステッ プS13) 上記周波数設定レジスタ124及び電圧設定 レジスタ114の設定値に従って内部電圧113, 内部 クロック信号122の周波数が切換えられる。このアイ ドリング状態は電源回路110及びクロック発生回路1 20の状態が安定するまでの所定時間継続され、その 後、出力ゲート1206が内部クロック信号の出力を再 開することによって新しい電圧及び周波数での動作が可 能にされる(ステップS14)。

[0.041]動作電圧及び周波数を上げる場合、所要の 回路モジュールの内部動作電圧を上げるような値を以っ て C P U 1 0 0 により電圧設定レジスタ 1 1 4 が書換え られ(ステップS20)、当該所要の回路モジュールの 動作周波数を上げるような値を以ってCPU100によ り周波数設定レジスタ124が書換えられる(ステップ S 2 1)。 書換えられた値に対して制御回路及び論理回 路が設定状態をチェックする(ステップS22)。当該 チェックの結果、内部電圧113を増加させずに内部ク ロック信号122の周波数を増加させる指示、又は内部 クロック信号122の周波数を減少させずに内部電圧1

13を減少させる指示である場合には、その旨を中央処 理装置100に通知して処理を終了する。それ以外の切 換え熊様の場合には、出力ゲート1206によって内部 クロック信号122の出力を停止したアイドリング状態 において (ステップS23) 上記周波数設定レジスタ1 24及び電圧設定レジスタ114の設定値に従って内部 電圧113、内部クロック信号122の周波数が切換え られる。このアイドリング状態は電源回路110及びク ロック発生回路120の状態が安定するまでの所定時間 継続され、その後、出力ゲート1206が内部クロック 信号の出力を再開することによって新しい電圧及び周波 数での動作が可能にされる(ステップS24)。尚、そ の他の切換え態様についても同様に制御される。

【0042】 図4の手順において内部クロック信号12 2の出力を停止したアイドリング状態のときに内部クロ ック信号周波数と内部電圧を切換え、その後一定時間経 過後に内部クロック信号の供給を再開するという手順 は、現在の動作周波数の変更に先立って電源電圧が減少 される状態を阻止し、また、電源電圧の増加に先立って 20 周波数の増加されたクロック信号が回路モジュールに供 給される状態を阻止する。特に切換え時における内部ク ロック信号の供給停止という簡単な手法によってそれを 実現できる。アイドリング期間はタイマ105によって 制御できる。このタイマ105はその他の回路モジュー ルとは別経路を介してクロック信号が供給され、その他 の回路モジュールに対してクロック信号の供給が停止さ れていても当該タイマ105は計数若しくは計時動作を 維持できるようになっている。尚、第1の制御手段によ る制御手順としては、電圧及び周波数を下げるときは先 ず周波数を下げる切換え動作を完了してから内部電圧を 下げる動作を行うように制御し、また、電圧及び周波数 を上げるときには最初に内部電圧を上げる切換えを完了 してから周波数を増加する動作を行うように制御するこ ともできる。但し、その場合には切換え手順の制御が切 換え態様毎に個別化若しくは分類化されなければならな

【0043】上記第1の実施例によれば以下の作用効果 を有する。(1)クロック周波数と動作電圧の切換え態 様を指示する制御情報は中央処理装置によって書換え可 能に周波数設定レジスタ124,電圧設定レジスタ11 4に設定されるから、シングルチップマイクロコンピュ ータ1に内蔵された回路モジュールの性能やデータ処理 の軽重に応じて当該制御情報を必要に応じて書換えるこ とで、回路モジュールの動作電圧と動作周波数に対する 自由な切換えを実現できる。したがって、相対的に高速 のデータ処理を要しないタスク若しくは回路モジュール に対しては低消費電力を優先させ、相対的に処理の高速 性を要するタスク若しくは回路モジュールに対しては電 力消費量の増大を許容して、これによって全体としての データ処理効率を向上させつつ低消費電力を実現するこ

40

とができる。所定の回路モジュール毎に個別的にクロッ ク周波数と電源電圧の切換えを可能にすることにより、 上記全体としてのデータ処理効率を向上させつつ低消費 電力化を図る制御を更にきめ細かく実現できる。

【0044】(2)クロック周波数と動作電圧の切換え において動作電圧を上げずにクロック信号の周波数を上 げることは、回路の動作が高速化されても回路の駆動能 力が向上されずに当該高速動作に不適応な比較的大きな 信号伝播遅延を生ずることになる。また、クロック信号 周波数を下げずに電源電圧を低下させることは、回路の 駆動能力が低下されて信号伝播遅延が増大されるにも拘 らず依然として回路が高速動作を行うことになる。上記 した第2の制御手段132はそのような指示に対しては クロック周波数と電源電圧の切換えを抑止し、これによ って周波数と動作電圧の不所望な切換え態様による誤動 作を防止することができる。

【0045】(3)クロック信号の周波数と動作電圧の 双方を低下させる場合、先に動作電圧を低下させると、 クロック信号周波数が低下されるまでの間、動作状態に おかれた回路の駆動能力が低下して不所望な信号遅延に よって誤動作を生ずる虞がある。この場合に上記第1の 制御手段131は、現在の動作周波数の変更に先立って 動作電圧が減少される状態を阻止するように周波数と動 作電圧の切換え手順を制御する。また、クロック信号の 周波数と動作電圧とを増加させる場合、先にクロック信 号周波数を増大させると、動作電圧が上昇されるまでの 間、動作状態におかれた回路の駆動能力は動作速度の向 上に追従しきれずに誤動作を生ずる虞がある。この場合 にも上記第1の制御手段131は、動作電圧の上昇に先 立って周波数の高くされたクロック信号が供給される状 30 態を阻止するように周波数と動作電圧の切換え手順を制 御する。したがって、クロック信号周波数と動作電圧の 切換え手順の点において回路モジュールが誤動作する虞 を未然にを防止することができる。

【0046】図5には本発明に係るデータ処理装置の第 2 実施例が示される。図1に示されるものと同一機能を 有る回路ブロックには同一符合を付してその詳細な説明 を省略する。図5に示される第2実施例は、図1に示さ れる実施例に対して電源回路110とクロック発生回路 120をチップの外部に配置し、電源電圧の選択信号1 50と周波数の選択信号151をマイクロコンピュータ から受け取って、それにより指示される電圧の電源を電 源ピン111に、それにより指示される周波数のクロッ ク信号をクロック入力ピン121に供給する。図1の実 施例と同様に所定の回路モジュール毎に内部電圧と動作 周波数を設定可能にする場合には電源ピン111やクロ ック入力ピン121は夫々複数個必要とされる。また、 特に図示はしないが、図1の実施例において電圧設定レ ジスタ114及び周波数設定レジスタ124の一部を外 部電源回路と外部クロック発生回路の動作選択のために 50 ードレジスタ307の内容はタスク毎に切換え可能にさ

割り当て、これによって設定された値に応ずる制御信号 をチップの外部に出力可能にして、図1の実施例におい て電源ピン111に供給される電源電圧とクロック入力 ピン121に供給される外部クロック信号の周波数をも 切換え可能にすることができる。

18

【0047】図6には本発明に係るデータ処理装置の第 3 実施例であるシングルチップマイクロコンピュータの ブロック図が示される。本実施例のシングルチップマイ クロコンピュータ3は、クロック信号に同期動作される 回路モジュールとして、中央処理装置(CPUとも記 す) 300、乗算回路 (MULTとも記す) 301、除 算(DIVU)302、メモリ303、及びタイマ30 4 を代表的に備え、更に、図示しない外部パスインタフ ェース回路などを備え、それらは所定の内部パス305 を介して接続可能にされる。特に制限されないが、上記 乗算回路301及び除算回路302は共に中央処理装置 300より発行されるコマンドを解読してデータ処理を 行うコプロセッサとして位置付けられる。上記メモリ3 03は中央処理装置100の動作プログラムなどを保有 するROM、中央処理装置100の作業領域又はデータ 2.0 の一時記憶領域とされるRAMなどを構成する。

[0048] 図6において306は代表的に示された回 路モジュール300~304の動作電源と動作クロック 信号を形成して各部に出力する電圧・周波数制御部であ る。311は3.3Vのような電源電圧Vinが供給さ れる電源ピン、312は0Vのような接地電位を受ける グランドピン、321は外部クロック信号CLKinが 供給されるクロック入力ピンである。340は電圧・周 波数制御部306から出力されて回路モジュール300 ~303に供給される内部クロック信号、341はタイ マ304に専用的に供給される内部クロック信号、34 2 はマイクロコンピュータの各部に供給される電源電圧 としての動作電圧である。

【0049】ここで先ず上記電圧・周波数制御部306 を概略的に説明する。この電圧・周波数制御部306 は、クロック信号周波数と回路モジュールの動作電圧を 回路モジュール毎に夫々指定するためのモードレジスタ 307を有し、中央処理装置300によって該モードレ ジスタ307に書換え可能に設定された制御情報に従っ て回路モジュールの動作電圧と動作クロック周波数を変 更して各部に供給する。モードレジスタ307へは中央 処理装置300から内部パス305を介して制御情報が 書込まれ、不適当な内容の制御情報がモードレジスタ3 07に設定された場合にはこれを中央処理装置300に 通知し、動作電圧と動作周波数の切換え態様が誤動作の **虞のある場合にはその切換えを禁止させる。切換えが許** 容される場合にはタイマ304で管理される一定時間ク ロック信号の供給を停止し、切換えに伴う回路の不安定 な動作によって誤動作を生じないようにする。また、モ

れ、タスク単位での消費電力とデータ処理性能を制御で きるようになっている。

【0050】図7には上記電圧・周波数制御部306の 詳細な一例が示される。この電圧・周波数制御部306 は、電源回路310、クロック発生回路320、及び制 御回路330から成る。電源回路310は電源ピン31 1 から電源電圧Vinを受けると共にグランドピン31 2から0 Vのような接地電圧を受け、上記回路モジュー ル300~304の動作電源として選択的に異なる内部 電圧342を出力可能にされる。本実施例に従えば、そ の内部電圧342は接地電位を基準に上記電源電圧(V in=3.3V) 又は該電源電圧を降圧した電圧(2. 5 V) とされる。接地電位は各回路モジュールに共通に 供給される。降圧された電圧はDC/DC変換器313 によって形成される。双方の動作電圧はモジュール30 0~304毎に設けられた代表的に示されるセレクタ3 141~3143の入力に供給され、夫々のセレクタ3 141~3143の出力は対応する回路モジュールの電 源端子に結合される。代表的に示されたセレクタ314 1~3143は、モードレジスタ307の後述する電圧 設定フィールドに格納された制御情報に従って各別に入 力電圧を選択して出力する。尚、電圧・周波数制御回路 などのその他の回路には特に制限されないが動作電源と して3.3Vが供給される。

【0051】上記DC/DC変換器313は図8に示さ れるようにスイッチング素子3131、入力電圧Vin から2.5Vの参照電位Vrefを形成する参照電位生 成回路3132、オペアンプ3133、ショットキーダ イオード3134、コイル3135、平滑用コンデンサ 3 1 3 6 から成る降圧型スイッチングレギュレータとさ れ、オペアンプ3133による負帰還動作によって2. 5 Vに降圧された電圧 Voutを生成する。コイル31 35はチップの外付けとされ、ショットキーダイオード 3 1 3 4 はチップ内蔵又は外付け何れであってもよい。 【0052】上記クロック発生回路320は、外部のク ロック入力ピン321から外部クロック信号若しくは図 示しない振動子を介して発生される発振出力を受け、周 波数の異なるクロック信号を内部クロック信号340と して選択的に出力可能にされる。すなわち、このクロッ ク発生回路120は、外部からのクロック信号を受けて 40 その周波数を逓倍して出力するPLL回路322、及び PLL回路322の出力に直列に2段結合された分周回 路 3 2 3 、 3 2 4 を備える。分周回路 3 2 3 、 3 2 4 は 例えば入力の周波数を夫々1/4にして出力する。上記 P L L 回路 3 2 2 そして分周回路 3 2 3 , 3 2 4 の夫々 の出力は上記回路モジュール300~303単位に設け られた代表的に示されるセレクタ3251~3253の 入力に供給され、夫々のセレクタ3251~3253の 出力はクロックドインパータのような出力ゲート326 $1 \sim 3 \ 2 \ 6 \ 3 \ e \ f$ して対応する回路モジュールのクロッ $50 \ 3 \ 2 \ 6 \ 1 \ e \ 3 \ 2 \ 6 \ 3 \ d$ 動作制御などを行うシーケンス制

ク入力端子に結合される。代表的に示されたセレクタ3 251~3253はモードレジスタ307の後述する周 波数設定フィールドに格納された制御情報に従って各別 に入力を選択して出力する。尚、タイマ304に専用化 されたクロック信号341は供給停止されないようにな っている。

【0053】図9には上記モードレジスタ307の詳細 な一例が示される。このモードレジスタ307は電圧設 定フィールド3071と周波数設定フィールド3072 より構成される。電圧設定フィールド3071は代表的 に示された回路モジュール300~303毎に1ビット づつ割当てられ、その論理値"1"は2.5 V、"0" は3Vを意味し、それにしたがって対応回路モジュール に供給すべき内部電圧が指定される。周波数設定フィー ルド3072は代表的に示された回路モジュール300 ~303毎に2ピットづつ割当てられ、その"00"は 100MHz, "01" は25MHz, "10" は6. 25 M H 2、"11"はクロック停止を意味し、それに 従って対応回路モジュールに供給すべきクロック信号周 20 波数が指定される。図7の構成に従えば、電圧設定フィ ールド3071の制御情報はラッチ回路331に所定の タイミングでラッチされ、ラッチされた制御情報は対応 する回路モジュールのためのセレクタ3141~314 3の選択端子に供給される。周波数設定フィールド30 72の制御情報はラッチ回路332に所定のタイミング でラッチされ、ラッチされた制御情報はそれぞれ2ピッ ト毎にデコーダ333でデコードされ、夫々デコードさ れた選択信号が対応する回路モジュールのためのセレク タ3251~3253の選択端子に供給される。これに より夫々の回路モジュール300~303には電圧設定 フィールド3071で指定された動作電圧と周波数設定 フィールド3072で指定された周波数のクロック信号 が各別に供給される。

【0054】上記モードレジスタ307は、例えば中央 処理装置300の所定のアドレス空間に配置され、LD C(ロード・コントロール・レジスタ)命令のような命 令を中央処理装置300が実行することによって制御情 報の設定が行われる。したがって、モードレジスタ30 7の書換えはマイクロコンピュータ3の動作プログラム 次第で所望に行うことができる。例えば、処理の軽重に 従ってタスク毎に設定することもできる。即ち、タスク の起動に際してCPU300のスタックポインタやステ ータスレジスタなどの退避、初期設定、復帰などの対象 に当該モードレジスタを含めるようにすればとい。尚、 パワー・オン・リセット時において双方のレジスタ11 4, 124は全ピット0に初期化される。

【0055】上記制御回路330は、上記ラッチ回路3 31、332及びデコーダ333を備えると共に、ラッ チ回路331、332のラッチタイミングと出力ゲート

御部334を有し、モードレジスタ307に格納された 制御情報に基づく動作電圧と周波数の切換えを制御す る。このシーケンス制御部334は動作電圧及びクロッ ク信号周波数の切換えに際して回路モジュールの誤動作 を未然に防止するために第1の制御手段3341と第2 の制御手段3342を備える。

【0056】第1の制御手段3341は内部クロック信 号340の周波数と内部電圧342の切換え手順の点に おいて内部回路モジュールの誤動作を防止するための制 御を司る。すなわち、内部クロック信号340の周波数 と内部電圧342の双方を減少させる場合、先に内部電 圧342を減少させると、内部クロック信号340の周 波数が減少されるまでの間、動作状態におかれた回路モ ジュール内回路の駆動能力が低下して不所望な信号遅延 によって誤動作を生ずる虞がある。また、内部クロック 信号340の周波数と内部電圧342とを増加させる場 合、先に内部クロック信号340の周波数を増加させる と、内部電圧342が増加されるまでの間、動作状態に おかれた回路モジュール内回路の駆動能力は動作速度の 向上に追従しきれずに誤動作を生ずる虞がある。そこで これらに対処するため、第1の制御手段3341は、上 記クロック発生回路320及び電源回路310における 内部クロック信号340の周波数及び内部電圧342の 変更手順として、クロック信号340の周波数と内部電 圧342とを減少させる指示を検出したときには現在の 動作周波数の変更に先立って動作電圧342が減少され る状態を阻止し、また、内部クロック信号340の周波 数と内部電圧342とを増加させる指示を検出したとき には当該電圧342の増加に先立って周波数の増加され たクロック信号340が供給される状態を阻止する。

【0057】第2の制御手段3342は、内部クロック 信号340の周波数と内部電圧342の不所望な切換え 熊様による誤動作を防止するための制御を司る。すなわ ち、内部クロック信号340の周波数と内部電圧342 の切換えにおいて内部電圧342を増加させずにクロッ ク信号340の周波数を増加させると、回路の動作が高 速化されても回路の駆動能力が向上されずに当該高速動 作に不適応な比較的大きな信号伝播遅延を生ずることに なる。また、クロック信号340の周波数を減少させず に内部電圧342を減少させると、回路の駆動能力が低 40 下されて信号伝播遅延が増大されるにも拘らず依然とし て回路が高速動作を行うことになる。そこで、第2の制 御手段3342は、それらの態様で切換えられて誤動作 を生じないようにするために、上記モードレジスタ30 7の書換え前後における上記制御情報に基づいて、内部 電圧342を増加させずに内部クロック信号340の周 波数を増加させる指示、又は内部クロック信号340の 周波数を減少させずに内部電圧342を減少させる指示 を検出することによって、当該指示に基づくクロック発 生回路320及び電源回路310の出力状態変更を禁止 50

【0058】図10には上記第1及び第2の制御手段3 341.3342による制御態様の一例が示される。す なわち、第2の制御手段3342によって周波数と動作 電圧の切換えが禁止されるエラーの態様は、動作電圧を 変更しないで周波数を増加させる場合(a)、周波数を 変更しないで動作電圧を減少させる場合(d)、及び周 波数を増加して動作電圧を減少させる場合(f)とされ る。第1の制御手段3341によって動作電圧と周波数 の切換え手順が規定されるべき態様は、周波数と動作電 圧が共に増加される場合(e)、周波数と動作電圧が共 に減少される場合(h)、及び周波数が減少され動作電 圧が増加される場合(g)とされる。態様(e)の場合 には動作電圧が増加される前に動作周波数の増加された クロック信号にて回路モジュールが動作されてはならな い。態様(g), (h)の場合には現在の動作周波数の 変更前に動作電圧が変化されてはならない。

22

【0059】例えば上記第1の制御手段3341は、動 作電圧と周波数の切換え態様を判定し、図10の

(g), (h) の場合には、周波数設定フィールド30 72の値を先にラッチ回路332にラッチさせて周波数 を変更し、次に電圧設定フィールドの値をラッチ回路3 31にラッチさせて動作電圧を変更する。態様(e)の 場合には、電圧設定フィールドの値をラッチ回路331 にラッチさせて動作電圧を変更し、その後に周波数設定 フィールド3072の値をラッチ回路332にラッチさ せて周波数を変更する。その他の態様についてはラッチ 回路332、331のラッチタイミングは一切規定され ない。また、第1の制御手段3341には、動作電圧と 周波数の切換え時は回路モジュールへのクロック信号3 30 40の供給を上記出力ゲート3261~3263を介し て停止させ、回路動作が安定する一定期間を経過後にク ロック信号340の供給を再開する手順を採用してもよ い。図6において第1の制御手段3341は中央処理装 置300とは独立のハードウェアとして図示されている が、その機能を中央処理装置300とその動作プログラ ムによって実現できる。

【0060】例えば上記第2の制御手段3342は、上 記モードレジスタ307に対する書換えの指示を検出し たとき、書換え直前のレジスタ307の値を保持し、保 持した前の値と書換えられたモードレジスタ307の値 とを比較して上記エラーの態様 (a), (d), (f) が指示されたか否かを判定する。当該エラーの態様を検 出したときは、変更されたモードレジスタ307の値に よる周波数と電圧の選択状態変更を抑制する。即ち、ラ ッチ回路331,332によるラッチ動作を禁止する。 更に、当該エラーの態様が指示されたことを中央処理装 置100に通知して当該モードレジスタ307に対する 再度の設定を促す。これによって周波数と電源電圧の不 所望な切換え態様による誤動作を防止できる。

23

【0061】上記第2の制御手段3342は図6におい て中央処理装置300とは独立のハードウェアによって 構成されているように図示されているが、その機能を中 央処理装置300とその動作プログラムによって実現す ることができる。すなわち、モードレジスタ307の変 更処理ルーチンにおいて、先ず当該レジスタ307の値 を中央処理装置300が読み込み、読み込んだ値と変更 すべき値とを比較して上記エラーの態様であるかを判定 し、そうである場合には当該変更処理ルーチンを終了し て所定の例外処理ルーチンを行うようにする。

【0062】図11にはシーケンス制御部334による 動作電圧及び周波数の切換え制御手順の一例が示され る。先ず中央処理装置300によってモードレジスタ3 07に制御情報が書込まれる(ステップS30)。シー ケンス制御部334は書換え前後の制御情報に基づいて 設定状態をチェックする (ステップ S 3 1)。 当該チェ ックの結果、その設定状態が図10の態様(a)、

(d), (f)の何れかである場合を検出すると中央処 理装置300にエラーを通知して処理を終了する(ステ ップS32)。切換えの態様がそれ以外の場合には出力 ゲート3261~3263を高出カインピーダンス状態 に制御してクロック信号340の出力を停止し(ステッ プS34)、更にタイマ304によるタイマカウント動 作を起動させる(ステップS34)。この状態において は、クロック信号周波数と動作電圧の切換えが可能にさ れる回路モジュールには動作クロック信号が供給されな いので夫々の動作は停止される。このとき、シーケンス 制御部334はラッチ回路331,332のラッチ動作 を行い、これによって当該ラッチされた制御情報に従っ て、セレクタ3251~3253によるクロック信号の 選択状態が変更されると共に、セレクタ3141~31 43による動作電圧の選択状態が変更されて、動作電圧 と周波数が切換えられる (ステップS35)。次いで、 タイマ304によるタイマカウントがカウントアップし たことを検出して(ステップS36)、クロック信号3 40の供給を再開する。タイマ304によるタイマカウ ントがカウントアップするまでの時間は、電源回路31 0及びクロック発生回路内320の状態が安定し、ま た、切換えられた電圧が対応回路モジュール内で安定化 すまでに必要な時間とされる。これによって新しい動作 電圧及び周波数での動作が可能にされる。

【0063】この制御手順において内部クロック信号3 40の出力を停止した状態において内部クロック信号周 波数と内部電圧を切換え、その後一定時間経過後に内部 クロック信号の供給を再開するという手順は、現在の動 作周波数の変更に先立って電源電圧が減少される状態を 阻止し、また、電源電圧の増加に先立って周波数の増加 されたクロック信号が回路モジュールに供給される状態 を阻止する手順を実現している。特に切換え時における 内部クロック信号の供給停止という簡単な手法によって 50 て、それにより指示される電圧の電源を複数個の電源ピ

それを実現できる。尚、タイマ304はその他の回路モ ジュールとは別の専用的なクロック信号341が供給さ れ、その他の回路モジュールに対してクロッグ信号の供 給が停止されていても当該タイマ304はタイマカウン ト動作を維持できるようになっている。

【0064】図12にはシーケンス制御部334による 動作電圧及び周波数の切換え制御手順の別の例が示され る。同図に示される手順においてはステップS31の後 に、図10の態様(g)、(h)に相当する切換えかを 10 判定するステップS40が介在され、当該態様の場合に は、内部クロック信号を停止し(ステップS41)且つ タイマカウントを開始した(ステップS42)状態で先 に周波数の変更を行い(ステップS43)、タイマカウ ント終了後に(ステップS44)クロック信号の供給を 再開して(ステップS45)、動作電圧を変更する(ス テップS46) ものである。

【0065】上記第3の実施例によれば以下の作用効果 を有する。 (1) クロック周波数と動作電圧の切換え態 様を指示する制御情報は中央処理装置によって書換え可 20 能にモードレジスタ307に設定されるから、シングル チップマイクロコンピュータ3に内蔵された回路モジュ ールの性能やデータ処理の軽重に応じて当該制御情報を 必要に応じて書換えることで、回路モジュールの動作電 圧と動作周波数に対する自由な切換えを実現できる。し たがって、相対的に高速のデータ処理を要しないタスク 若しくは回路モジュールに対しては低消費電力を優先さ せ、相対的に処理の高速性を要するタスク若しくは回路 モジュールに対しては電力消費量の増大を許容して、こ れによって全体としてのデータ処理効率を向上させつつ 低消費電力を実現することができる。更に、所定の回路 モジュール毎に個別的にクロック周波数と電源電圧の切 換えを可能にすることにより、上記全体としてのデータ 処理効率を向上させつつ低消費電力化を図る制御を更に きめ細かく実現できる。

【0066】(2)第2の制御手段3342により、上 記第1実施例同様に周波数と動作電圧の不所望な切換え 態様による誤動作を防止することができる。

[0067] (3) 第1の制御手段3341により上記 第1実施例同様にクロック信号周波数と動作電圧の切換 え手順の点において回路モジュールが誤動作する虞を未 然にを防止することができる。

【0068】図13には本発明に係るデータ処理装置の 第4実施例が示される。図1に示されるものと同一機能 を有る回路プロックには同一符合を付してその詳細な説 明を省略する。図13に示される第4実施例は、図6に 示される実施例に対して電源回路310とクロック発生 回路320をシングルチップマイクロコンピュータ4の 外部に配置し、電源電圧の選択信号400と周波数の選 択信号401をマイクロコンピュータ4から受け取っ

ン402に、それにより指示される周波数のクロック信号を複数個のクロック入力ピン403に供給する。また、特に図示はしないが、図6の実施例においてモードレジスタ307に外部電源回路と外部クロック発生回路の動作選択のための制御情報指定フィールドを設け、これによって設定された値に応ずる制御信号をチップの外部に出力可能にして、図6の実施例において電源ピン311に供給される電源電圧とクロック入力ピン321に供給される外部クロック信号の周波数をも切換え可能にすることができる。

【0069】図14には本発明に係るデータ処理装置の 第5実施例が示される。同図に示されるものは回路基板 に形成されるようなマルチチップマイクロコンピュータ とされ、夫々半導体集積回路化された中央処理装置50 0、ディスプレイコントローラ501、メモリ502、 コプロセッサ503、及び入出力回路504などが外部 パスを共有して構成される。このシステムにおいて上記 中央処理装置500、ディスプレイコントローラ50 1、メモリ502、コプロセッサ503は、クロック信 号及び動作電源の電圧が個別的に切換え可能にされる。 そのために、上記クロック発生回路320、電源回路3 10が設けられ、また、中央k処理装置500には上記 モードレジスタ307及び制御部330が内蔵されてい る。この実施例においてモードレジスタには上記中央処 理装置500、ディスプレイコントローラ501、メモ リ502、コプロセッサ503の動作周波数と動作電圧 を個別的に設定するための記憶領域が割当てられてい

[0070] [2] 次に、内部バスが階層化されたデータ処理装置に対する動作周波数切換えに係る発明の実施例を図15から図32を参照して説明する。

【0071】図15には本発明の別の実施例に係るマイ クロコンピュータ6が示される。同図に示されるマイク ロコンピュータ6は、例えば公知の半導体集積回路製造 技術によって単結晶シリコンのような 1 個の半導体基板 に形成される。このマイクロコンピュータは、特に制限 されないが、CPUバス(第1の内部バス)60、キャ ッシュパス(第2の内部パス)70、及び周辺パス(第 3の内部バス) 80から成るスリーバス構成を有する。 夫々のバス60、70、80はデータ、アドレス、制御 信号の各信号線群を備えている。CPUパス60には中 央処理装置 (CPU) 61、キャッシュメモリ装置 6 2、アドレス変換パッファ (TLB) 63、クロック制 御回路65、及びブレークコントローラ64が結合され る。キャッシュメモリ装置62は他方においてキャッシ ュパス70に結合され、当該キャッシュパス70には周 辺パスインタフェース71、パスコントローラ72、及 び入出力回路73が結合される。入出力回路73は図示 しない外部バスに結合され、パスコントローラ72は外 部パスに結合された回路モジュールとキャッシュパス?

0とのインタフェース制御を行う。周辺パスインタフェ ース71は周辺パス80に接続されたタイマ81、割り 込みコントローラ82、シリアルインタフェース83の ような周辺回路モジュールに対するインタフェース制御 を行う。周辺バス80にはバスマスタは結合されない。 【0072】本実施例のマイクロコンピュータ6は論理 アドレス空間を論理ページと呼ばれる単位に分割し、そ のページ単位に物理アドレスへのアドレス変換を行うた めの仮想記憶をサポートする。上記アドレス変換バッフ 10 ァ63はメモリ部とその制御部とを備える。メモリ部は 論理ページ番号と物理ページ番号とに関する変換対など をTLBエントリとして格納する連想メモリとされ、そ の制御部は中央処理装置61が出力する論理アドレスを メモリ部を用いて物理アドレスに変換する制御を行う。 TLBミスの場合にはその論理アドレスに対応されるT LBエントリは制御部を介して外部のページテーブルか ら読み込まれる。

2.6

【0073】中央処理装置61は例えば4ギガバイトの論理アドレス空間をサポートするために32ビットのアドレスを利用する。中央処理装置61の回路ブロック内には汎用レジスタや算術論理演算器などで代表される演算部と、プログラムカウンタなどの制御用レジスタ群、そして命令のフェッチや解読そして命令実行手順を制御したり演算制御を行う制御部を供える。この中央処理装置61は入出力回路73を介して図示しない外部メモリから命令をフェッチし、その命令記述に応じたデータ処理を行う。

【0074】キャッシュメモリ装置62は、特に制限さ れないが、連想メモリ部とキャッシュ制御部を備える。 メモリ部に対するインデックスは論理アドレスの一部を 用いて行われ、エントリのタグ部には物理アドレスが保 有され、インデックスされたタグ部はその論理アドレス がアドレス変換バッファ63で変換された物理アドレス と比較され、その比較結果に応じてキャッシュミス/ヒ ットを判定する。キャッシュミスの場合に当該キャッシ ュミスに係るデータ又は命令はキャッシュ制御部がバス コントローラ72及び入出力回路73を介して図示しな い外部メモリから読み込み、読み込まれたデータ又は命 令は新たなキャッシュエントリとしてキャッシュメモリ 装置62に格納されると共に、CPUパス60に供給さ れる。CPUパス60とキャッシュパス70とのインタ フェースはキャッシュメモリ装置62に含まれるキャッ シュ制御部が行う。連想メモリ部のデータ入出力端子及 びアドレス入力端子はCPUパス60に結合されてい る。

[0075] クロックパルスジェネレータ9はCPUクロック信号(第1のクロック信号)91、パスクロック信号(第2のクロック信号)92、及び周辺クロック信号(第3のクロック信号)93を出力する。CPUクロック信号91はCPUパス60に結合された回路モジュ

28 -

ール(CPU61、キャッシュメモリ装置62、TLB63、ブレークコントローラ64、クロック制御回路65)のための動作クロック信号とされる。バスクロック信号92は、キャッシュバス70に結合された回路・ロース70に結合された回路で3)のための動作クロック信号93は、周辺クロック信号93は、周辺クロック信号93のための動作のとされた回路モジュール(タイマ81、割り込みコンクにラ82、シリアルインタフェース83)のための動作クロック信号とされる。クロック制御回路65は、CPUパス60を介して中央処理装置61にて設定された即り信号93の周波数を動的に変更可能とする。

【0076】ここで、CPUクロック信号91は中央処 理装置61、キャッシュメモリ装置62、及びアドレス 変換バッファ63などの高速動作されるべき回路モジュ ール用のクロック信号とされる。周辺クロック信号93 は高速動作不要な内蔵周辺回路モジュールとのためのク ロック信号とされる。それらクロック信号91,93は クロック制御回路 6 5 に対する設定内容次第で信号周波 数が動的に変更可能にされる。バスクロック信号92は 入出力回路73を介して接続されるメモリなどの外部デ バイスの動作速度に合わせたクロック信号とされるか ら、信号周波数の動的な変更対象とはされない。上記ク ロック信号91、93の周波数変更のためにクロックパ ルスジェネレータ9の内部状態が変更されたときも、バ スクロック信号92の周波数を変更しないようにクロッ クパルスジェネレータ9はクロック制御回路6にて制御 される。

【0077】図16にはクロックバルスジェネレータ9及びクロック制御回路65の詳細な一例ブロック図が示される。上記クロックバルスジェネレータ9は、外部クロック源に結合可能な第1の接続端子として振動子接続用の端子XTAL及び振動子接続又は外部クロック信号入力用の端子EXTAL、別の外部クロック源に結合可能な第2の接続端子として外部クロック入力又は出力用の端子CKIOを備える。

【0078】水晶発振器910、セレクタ911、PL L回路912、分周器913、セレクタ914は、端子 XTAL, EXTALに結合された第1の周波数変更手 40 段を構成し、セレクタ920及びPLL回路921は端 子CKIOに結合された第2の周波数変更手段を構成する。水晶発振器910は端子XTAL, EXTALに接 続された水晶振動子の固有振動を利用した例えばオーバートーン型やゲート型の回路で構成される。セレクタ9 11は水晶発振器910の出力又は端子EXTALから 直接供給されるクロック信号の一方を選択する。PLL 回路912は端子CAP2を介してPLL容量が結合され、入力クロック信号の同期と通倍を行う。通倍率は1 倍又は4倍とされる。分周器913は入力クロック信号 50

を1/2分周する。セレクタ914はPLL回路912 の出力又は分周器913.の出力の一方を基本クロック信 号915として選択する。上記セレクタ914から出力 される基本クロック信号915はその動作が選択された ときクロックバッファ950を介して端子CKIOから 外部に出力可能にされる。951はそのためのクロック 信号出力経路である。上記セレクタ920はセレクタ9 14からの基本グロック信号915又は端子CKIOか ら入力されたクロック信号を選択する。PLL回路92 1は端子CAP1を介してPLL容量が結合され、セレ クタ920からの入力クロック信号の同期と逓倍を行 う。逓倍率は1倍、2倍又は4倍とされる。セレクタ9 30,931はセレクタ914から出力される基本クロ ック信号915又はPLL回路921から出力されるク ロック信号を選択する選択手段を構成する。分周器94 0、分周器941、セレクタ942, 943, 944 は、セレクタ930、931で選択されたクロック信号 を受けて上記CPUクロック信号91、周辺クロック信 号93、及びバスクロック信号92の周波数を各別に変 更可能にする第3の周波数変更手段を構成する。分周器 20 940はセレクタ930からのクロック信号を、分周比 1、1/2、1/4で分周し、その何れか一つをセレク タ942が選択してCPUクロック信号91とする。分 周器941はセレクタ931からのクロック信号を、分 周比1、1/2、1/4で分周し、その何れか一つをセ レクタ943が選択して周辺クロック信号93とし、ま たその何れか一つをセレクタ944が選択してパスクロ ック信号92とする。

【0079】クロック制御回路65はクロックパルスジ エネレータ9の動作を制御する。その制御態様は、モー ド端子MD0, MD1, MD2に対する外部からの設定 状態と、中央処理装置61によるクロック制御レジスタ 650に対する設定状態とに大別される。本実施例にお いて外部クロック源は端子XTAL,EXTALに結合 される水晶振動子、端子EXTALからの外部クロック 信号、端子CKIOからの外部クロック信号の3通りの 何れかとされる。どれを採用するかによってクロックパ ルスジェネレータにおけるクロック信号の伝達経路が相 違されなければならず、少なくともセレクタ911と9 20の選択状態が決定されなければ、CPUクロック信 号91が発生されず中央処理装置61は動作できないか ら、その何れを採用しているかは中央処理装置61によ るクロック制御レジスタ650への制御情設定では対処 できない。この意味においてもモード端子MD0~MD 2によるクロックパルスジェネレータ9の動作制御が必 要とされる。更に、クロック制御回路65はモード端子 MDO, MD1, MD2の状態とクロック制御レジスタ 650の設定値とに従い、基本クロック信号915によ ってクロック信号91~93を生成する場合にはパスク ロック信号92の周波数が基本クロック信号915の周 波数に一致するようにセレクタ944の選択状態を制御し、端子CKIOから供給されるクロック信号によってクロック信号91~93を生成する場合にはバスクロック信号92の周波数が端子CKIOからのクロック信号 周波数に一致するようにセレクタ944の選択状態を制御する。これは、バスクロック信号92の周波数は外部に接続される外部デバイスの許容動作速度に応じて一定に保たれなければならないから、モード端子MD0~MD2によるクロックモードの選択状態やクロック制御シスタ650を介するCPUクロック信号91及びスクロック信号93の動的な周波数変更に際して、バスクロック信号92の周波数を自動的に一定に保つためである

【0080】図17にはクロック制御レジスタの一例が 示される。ピットPLLENはPLL回路921のイネ ープルピットでありPLLEN=1はイネーブル、PL LEN=0はディスエーブルを指示する。ピットPLL EN=1にされるとセレクタ930,931は共にPL L回路921の出力を選択する状態に制御される。 ビッ トSTC1, STC0はPLL回路921の周波数逓倍 率を指示するビットであり例えば逓倍率1倍(STC1 = 0, STC0=0)、2倍(STC1=0, STC0 = 1)、4倍(STC1=1, STC0=1)を指示す ることができる。ビットCFC1、CFC0はCPUク ロック信号91の分周率即ちセレクタ942による選択 を指示するビットであり、例えば分周率1 (CFC1= 0, CFC0=0)、分周率1/2 (CFC1=0, C FC0=1)、分周率1/4 (CFC1=1, CFC0 = 1) を選択することができる。ビットPFC1, PF C0は周辺クロック信号93の分周率即ちセレクタ94 3による選択を指示するビットであり、例えば分周率1 (PFC1=0, PFC0=0)、分周率1/2 (PF C1=0, PFC0=1)、分周率1/4(PFC1= 1. PFC0=1) を選択することができる。ビットM ST1はタイマ81への周辺クロック信号93の供給を 選択的に停止させる為の制御ビットであり、例えばMS T1=0で供給許容、MST=1で供給停止を指示す る。ビットMST0はシリアルインタフェース83への 周辺クロック信号93の供給を選択的に停止させる為の 制御ピットであり、例えばMST0=0で供給許容、M ST=0で供給停止を指示する。上記クロック制御制御 レジスタ650は、パワーオンリセットやマニュアルリ セットなどによるマイクロコンピュータの初期化に際し て、その全ビットがハードウェアで(中央処理装置61 による命令実行によらずに) 論理値"0"に初期化され る。上述の理由により、セレクタ944によるパスクロ ック信号92の周波数選択状態はクロック制御レジスタ 650を介して任意に行うようにはなっていない。

【0081】図18にはモード端子MD0~MD2によって設定される7通りのクロックモードが示される。図 50

18に示されるNo. 0とNo. 1のクロックモード は、端子EXTALをクロック供給源とし、それをPL L回路912で逓倍(クロックモードNo. 0は逓倍率 1倍、クロックモードNo. 1は逓倍率4倍)して得ら れるクロック信号を基本クロック信号915とするよう にセレクタ911,914の選択状態を制御する。それ らクロックモードにおいてクロックパッファ950は出 力動作可能にされ、端子CKIOはクロック出力に利用 され、セレクタ920は基本クロック信号915の選択 状態に制御される。上述のようにPLL回路921の動 作はクロック制御レジスタ650の初期状態において禁 止されている。セレクタ930、931はセレクタ91 4から出力される基本クロックの選択状態にされる。セ レクタ944は、バスクロック信号92の周波数を基本 クロック信号915の周波数に一致させるようにクロッ ク制御回路65が自動的に制御する。マイクロコンピュ ータのリセットに際してクロック制御レジスタ65の状 態は中央処理装置61の動作を介することなく一定の値 に初期化されるから、モード端子MD0~MD2による クロックモードが決定されれば、リセット時においてク ロック信号91~93はマイクロコンピュータの各部に 供給され、中央処理装置61は命令を実行可能にされ る。その後、中央処理装置61がクロック制御レジスタ 650の値を書き換えることによって CPU クロック信 号91と周辺クロック信号93の周波数は動的に変更可 能にされる。例えばPLL回路921の動作が可能にさ れると (PLLEN=1)、セレクタ930, 931は PLL回路921の出力を選択し、分周回路940,9 41にはPLL回路921で逓倍されたクロック信号が 供給される。このときPLL回路921の逓倍率が2倍 ならばセレクタ944は分周比1/2を、逓倍率が4倍 ならばセレクタ944は分周比1/4を選択してパスク ロック信号92の周波数を一定に保つようにする。

【0082】図18に示されるNo. 2, No. 3のクロックモードは、クロック供給源を水晶発振器910とし、それをPLL回路912で連倍(クロックモードNo. 3は逓倍率4倍乗1倍)して得られるクロック信号を基本クロックとするようにセレクタ911,914の選択状態を制御する。その他の制御状態はクロックモードNo. 0, No. 1の場合と同様である。

【0083】図18に示されるNo. 4, No. 5のクロックモードは、PLL回路912を動作させずセレクタ911,914にて分周器913を通る経路を選択させて基本クロックを生成する。クロックモードNo. 4におけるクロック源は端子EXTALから供給される外部クロック信号、クロックモードNo. 5におけるクロック源は水晶発振器910とされる。その他の制御状態はクロックモードNo. 0, No. 1の場合と同様である。

32

【0084】図18に示されるNo.6のクロックモー ドは、端子CKIOから供給されるクロック信号をクロ ック源とし、PLL回路921の動作を選択し、当該P しし回路921の出力をセレクタ930,931に選択 させる。当該クロックモードにおいてクロックパッファ 950は出力動作不可能にされる。当該動作クロックモ ードにおいてはクロック制御レジスタ650のビットP LLENによるPLL回路921の動作選択は無効にさ れる。例えばクロック制御回路65はクロックモードN o. 6が設定されたときビッPLLENを論理値"1" に強制する(ビットPLLENを強制的にプルアップす るような回路が活性化される)。従って中央処理装置6 1による当該ビットPLLENの書き換えは実質的に不 可能にされる。その他のクロックモードにおいてPLL 回路921の動作はクロック制御レジスタ650のビッ トPLLENによって任意に設定可能である。

【0085】以上のように、クロック制御回路65は、 モード端子MD0~MD2の状態に従って、第1の周波 数変更手段に含まれるPLL回路912及び分周器91 3による周波数変更率を決定して端子XTAL, EXT ALから分周器940、941の入力にクロック信号を 伝達可能にし、且つバスクロック信号92の周波数が基 本クロック信号の周波数に一致するようにセレクタ94 4を制御する第1の状態、又は端子CKIOからPLL 回路921にクロック信号を伝達可能に制御する第2の 状態を選択する。更に、上記クロック制御レジスタ65 0に設定された制御情報に従ってPLL回路921によ る周波数変更率とセレクタ942,943によるCPU クロック信号91及び周辺クロック信号93の周波数選 択を可変に制御すると共に、クロック端子MD0~MD 2にて指定された上記第2の状態においてはセレクタ9 44で選択されるパスクロック信号92の分周器941 による分周率と上記クロック制御レジスタ650にて指 定されたPLL回路921の逓倍率との積が1となる

【0086】図19及び図20にはクロック信号サイク ルとパスサイクルの一例タイミングチャートが示され る。図19においてクロック信号の周波数比は、CPU 40 クロック信号91:周辺クロック信号93:バスクロッ ク信号92=1:1/2:1/4とされ、それに応じて CPUバス60、キャッシュバス70及び外部パス、周 辺バス80のバスサイクルが決定されている。この例は 中央処理装置61のデータ処理速度を優先させるために 中央処理装置61を高速動作せせる場合の一例とされ る。図20の例は、図19に対し、パスクロック信号9 2及び周辺クロック信号93の周波数を一定のままCP Uクロック信号91の周波数を1/2に変更したときの 様子が示され、中央処理装置61の性能よりも低消費電 50

(換言すればバスクロック信号92の周波数が端子CK IOからの入力クロック信号周波数に一致する)ように

セレクタ944を選択制御する。

力を優先させるときの設定例であり、周辺モジュールと 外部バスアクセスの速度を一定に保ちながら中央処理装 置61の消費電力が半分に低減される。図19及び図2 0において外部パスのパスサイクルはキャッシュパス? 0 のバスサイクルと同じとされている。バスコントロー ラ72はバスクロック信号92に同期動作され、そのよ うなバスコントローラ72が起動する外部バスサイクル はやはり同様にバスクロック信号92に同期されるから である。

【0087】図16においてクロック制御回路65はク ロックドライバ制御信号651、タイマ81へのクロッ ク供給停止制御信号652、及びシリアルインタフェー ス83へのクロック供給停止制御信号653を生成す る。クロックドライバ制御信号651は、クロック制御 レジスタ650の書き換えによって分周率や逓倍率など のクロックパルスジェネレータ9の内部状態が変更され たとき、クロック信号91~93が安定化するまでそれ らクロック信号91~93によって回路モジュールが動 作されるのを禁止するための制御信号である。夫々の回 20 路モジュールは図21の(A)に例示的に示されるよう にクロックドライバ1000とロジック回路1100を 備える。図21の(B)にはクロックドライバ1000 の一例が示される。この例に従えばクロックドライバ1 000はそれを含む回路モジュールの種別に応じてCP Uクロック信号91、周辺クロック信号93、又はバス クロック信号92をクロックパルスジェネレータから受 け、これをノンオーバラップ2相のモジュール内クロッ ク信号CK1, CK2としてロジック回路1100に供 給する。2入力ナンドゲート1001及び遅延回路(直 列8段のインパータ回路) 1002は一方のクロック信 号CK1における立ち上がり及び立ち下がりのノンオー バラップ期間を決定し、2入力ナンドゲート1003、 遅延回路(直列7段のインパータ回路)1004及び2 入力ノアゲート1005は他方のクロック信号CK2に おける立ち上がり及び立ち下がりのノンオーバラップ期 間を決定する。クロックパルスジェネレータ9からのク ロック信号91、92又は93は2入力ノアゲート10 06の一方の入力端子に供給され、当該ノアゲート10 06の他方の入力端子には上記ノアゲート1005の他 方の入力端子と共にクロックドライバ制御信号651が 供給され、当該クロックドライバ制御信号651が論理 値"1"にされると、双方のノアゲート1005,10 06の出力が論理値"0"に固定され、これによってク ロック信号CK2は論理値"0"に、クロック信号CK 1は論理値"1"に固定される。これにより、ロジック 回路1100内部において内部ロック信号CK1, CK 2 に同期動作される回路の動作は停止され、その内部状 態を保持することができる。クロック制御回路65は、 例えばクロック制御レジスタ650に対する書込みサイ クルの終了を検出したとき、クロックドライバ制御信号 651を一定期間論理値"0"から論理値"1"に変化させる。その期間はクロックバルスジェネレータ9の内部状態が変更されてからクロック信号91、92、93が安定化されるまでの期間とされ、その回路特性によって決まる。当該期間の管理は、例えばクロックドライバ制御信号651によっても、またタイマへのクロック供給停止制御信号652によっても動作が停止されない図示しないタイマで行うことができる。

【0088】タイマへのクロック供給停止制御信号652はクロック制御レジスタ650のピットMST1によってその論理値が決定され、シリアルインタフェースへのクロック供給停止制御信号653は同じくピットMST0の論理値によって決定される。特に図示はしないがタイマとシリアルインタフェースにおけるクロックドライバにおいて図21の(B)に示されるノアゲートは3入力とされ、そのひとつの入力に対応してクロック供給停止制御信号652又は653が供給され、それら回路モジュールにおける内部クロック信号CK1,CK2を任意に停止できるようになっている。

【0089】図22には本実施例のマイクロコンピュー タ6と外部メモリとの接続態様が示される。 同図におい てマイクロコンピュータ6の外部インタフェース信号 は、アドレス信号A26-A0、データD31-D0、 チップセレクト信号CS0# (記号#はそれが付された 信号がローイネーブル信号であることを意味する)~C S4#、リード信号RD#、データネーブル信号DQM LL/WE0#, DQMLU/WE1#, DQMUL/ WE2#, DQMUU/WE3#、リード・ライト信号 R/W#、ロウアドレスストロープ信号RAS#/CS #、カラムアドレスストロープ信号CAS#/CE#/ CASHH#、カラムアドレスストロープ信号CASH L#, CASLH, CASLL#などとされる。上記ア ドレス信号A26-A0、書込み時におけるデータD3 1-D0、そしてチップセレクト信号CS0#などの各 種アクセス制御信号の変化タイミングは上記パスコント ローラ72が制御し、それらはパスクロック信号92に 同期して変化される。

【0090】上記ロウアドレスストローブ信号RAS# / CS#は、DRAM (ダイナミック・ランダム・アクセス・メモリ)及びSDRAM (シンクロナスDRA 40M)に使用されるときそれらにとってのローアドレスストローブ信号とされ、PSRAM (擬似スタティック・ランダム・アクセス・メモリ)に使用するときはそれらにとってのチップイネーブル信号とされる。カラムアドレスストローブ信号CAS#/CE#/CASHH#は、SDRAMに使用されるときそれにとってのカラムアドレスストローブ信号とされ、DRAMに使用するときはそれにとっての最上位バイト選択のカラムアドレスストローブ信号とされ、PSRAMに使用されるときそれにとってのアウトブットイネーブル信号とされる。カ 50

ラムアドレスストロープ信号CASHL#はDRAMに 使用されるときそれにとって2パイト目のカラムアドレ スストローブ信号とされ、カラムアドレスストローブ信 号CASLHはDRAMに使用されるときそれにとって 3 バイト目のカラムアドレスストローブ信号とされ、カ ラムアドレスストロープ信号CASLL#はDRAMに 使用されるときそれにとって4パイト目のカラムアドレ スストローブ信号とされる。データネーブル信号DQM LL/WE0#は、SDRAMに使用されるときそれに とって最下位パイト選択を、その他のメモリに使用され るときは最下位パイトの書込みを指示する。データネー プル信号DQMLU/WE1#は、SDRAMに使用さ れるときそれにとって3バイト目選択を、その他のメモ リに使用されるとき3バイト目の書込みを指示する。デ ータネーブル信号DQMUL/WE2#は、SDRAM に使用されるときそれにとって2パイト目選択を、その 他のメモリに使用されるときは2パイト目の書込みを指 示する。データネーブル信号DQMUU/WE3#は、 SDRAMに使用されるときそれにとって最上位バイト 20 選択を、その他のメモリに使用されるときは最上位バイ トの書込みを指示する。尚、図示はしないがその他に、 バススタート信号、バス権要求信号、バス使用許可信号 などを出力し、また、バス解放要求信号、ウェイト信号 などを入力する。また図16に示される外部端子群は図 示を省略してある。

34

【0091】図22において夫々の信号は外部バス1200を介してDRAM1300~1303やSRAM1304~1306などのその他のメモリと接続される。図22に示されるDRAM1300~1303はデータ入出力が8ビット(バイト)単位で行われるもの(×8DRAM)とされる。DRAM1300~1303やSRAM1304~1306の端子Aはアドレス入力端子、Dはデータ入出力端子、RAS#はローアドレスストローブ信号入力端子、CAS#はカラムアドレスストローブ信号入力端子、WE#はライトイネーブル信号入力端子、CS#はチップセレクト信号の端子、OE#はアウトプットイネーブル信号の入力端子である。

【0092】図23にはデータの並列入出力ビット数が 16ビットのDRAM1307,1308を採用した場 40 合の接続態様が示される。この例においてDRAM13 07,1308の端子UCAS#は上位側のカラムアド レスストローブ信号入力端子、LCAS#は下位側のカ ラムアドレスストローブ信号入力端子であり、その他は 図22と同様である。

【0093】図24にはデータの並列入出力ビット数が8ビットのSDRAM1310~1313を採用した場合の接続態様が示される。SDRAM1310~1313は、DRAMに比べ、クロックに同期してデータ、アドレス、及び制御信号を入出力できるため、DRAMと同様の大容量メモリをSRAMに匹敵する高速動作可能

35

に実現でき、従来のDRAM以上の髙速アクセスと大容 **鼠を低価格で実現可能となるメモリである。マイクロコ** ンピュータ6はSDRAMとのインタフェースのために クロックイネーブル信号CKEを出力すると共に前記端 子CKIOからクロック信号CLKを出力する。SDR AMのCLKはクロック信号CLKの入力端子、CKE はクロックイネーブル信号CKE入力端子、CS#はチ ップセレクト信号入力端子、CAS#はカラムアドレス ストロープ信号入力端子、RAS#はロウアドレススト ローブ信号入力端子、WE#はライトイネーブル信号入 力端子、Aはアドレス信号入力端子、Dはデータ入出力 端子である。SDRAMの動作モード(ロウアドレス信 号の取り込み、カラムアドレス信号を取り込んで書込 み、カラムアドレス信号を取り込んで読み出しなど)は 外部からのメモリ制御信号及びアドレス信号の所定下位 ビットによって図示しないモードレジスタにコマンドが 書き込まれることによって決定される。クロック信号C LKはSDRAMのマスタクロックとされ、その他の外 部入力信号は例えば当該クロック信号CLKの立ち上が りエッジに同期して有意とされる。端子SC#に与えら れるチップセレクト信号はそのローレベルによってコマ ンド入力サイクルの開始を指示する。クロックイネーブ ル信号CKEは次のクロック信号の有効性を指示する信 号であり、当該信号CKEがハイレベルであれば次のク ロック信号CLKの立ち上がりエッジが有効とされ、ロ ーレベルのときは無効とされる。

【0094】図25にはデータの並列入出力ビット数が16ビット(×16)のSRAM1314,1315を採用した場合の接続態様が示される。この例においてSDRAM1314,1315の端子DQMUは上位側のデータイネーブル信号入力端子、DQMLは下位側のデータイネーブル信号入力端子であり、その他は図24と同様である。

【0095】図26から図30には図22又は図23で 示されるDRAMのバスアクセスタイミングの一例がバ スクロック信号92の周波数を変えて示される。バスコ ントローラはバスクロック信号92に同期してロウアド レスストローブ信号などの各種メモリアクセス制御信号 を生成すると共にデータの入出力を行う。各図において D31-D0はデータ、アドレス下位側ピットはDRA Mに供給されて実際に使用されるアドレスピット、アド レス上位側ビットはDRAMには供給されないアドレス ビットを意味する。BS#はパスサイクルの開始を示す パススタート信号であり、マイクロコンピュータ6のパ スコントローラ72が出力する。図26から図30にお いてTr、Tr1、Tr2、Tr3はロウ系動作ステー ト、Tc1、Tc2、Tc3はカラム系動作ステート、 Tpはプリチャージ動作ステートである。図26におい てパスクロック信号 9 2 の周波数 φ は 1 8. 6 M H z よ りも小さい場合とされ、それにおけるDRAMのメモリ サイクルは例えばTr、Tc1、Tc2の3サイクルと され、図27において(18.8MHz≦φ≦28.5 MHz) DRAMのメモリサイクルはTr1, Tr2, Tc1, Tc2, Tpの5サイクルとされ、図28にお ωτ (28. 5 M H z < φ ≤ 37. 7 M H z) D R A M のメモリサイクルはTr1, Tr2, Tc1, Tc2, Tc3, Tpの6サイクルとされ、図29において(3 7. $7MHz < \phi < 47MHz$) DRAMのメモリサイ クルはTr1,Tr2,Tc1,Tc2,Tc3,T p, Tpの7サイクルとされ、図30において(47. **7 M H z ≦ φ ≦ 5 6 M H z) D R A M のメモリサイクル** はTr 1, Tr 2, Tr 3, Tc 1, Tc 2, Tc 3, Tp, Tpの8サイクルとされる。このように1メモリ アクセス期間(バスクロック信号92のサイクル数)が パスクロック信号92の周波数によって変化されるの は、DRAMなどの外部デバイスの動作可能な速度とバ スクロック信号92の周期を考慮してDRAMなどの外 部デバイスの動作可能速度に見合う1メモリアクセス期 間をパスクロック信号92のサイクル数によって決定し ているためである。そのようなサイクル数は、マイクロ コンピュータ6のユーザがどの程度の動作速度の外部デ バイスを採用するかによって相違される性質のものであ る。例えばDRAMを図26のようなサイクルを以て許 容最高速度で動作させるシステムに対し、パスクロック 信号9の周波数をそれよりも高くした別のシステムにお いてそれと同じDRAMを許容最高速度で動作させると きには、アクセスサイクル数は図27乃至図30に示さ れるように多くされなければならない。本実施例におい てバスコントローラ72による外部バスアクセスの基本 的なバスクロック信号サイクル数は任意に設定可能にさ れている。そのようなサイクル数は、特に制限されない が、外部端子によってパスコントローラ内部のレジスタ に設定される。

[0096] 図31及び図32には図24又は図25で 示されるSDRAMに対するリード、ライトのバスアク セスタイミングの一例が示される。各図においてD31 - D 0 はデータ、アドレス下位側ビットはSDRAMの メモリセルを選択するためのロウアドレス及びカラムア ドレスとされる。アドレスA12,A11,A10又は A9はSDRAMにロウアドレスの取り込み、カラムア ドレスを取り込んでリード動作、カラムアドレスを取り 込んでライト動作などの動作モードを指示するための信 号とされる。アドレス上位側ピットはSDRAMには供 給されないアドレスピットを意味する。BS#はバスサ イクルの開始を示すパススタート信号であり、マイクロ コンピュータ6のバスコントローラ72が出力する。バ スコントローラ72はSDRAMに割り当てられたアド レスに対するアクセスに際して図31及び図32に示さ れるようにパスクロック信号92に同期したパス制御を 50 行う。SDRAMはマイクロコンピュータ6の端子CK IOから出力されるクロック信号CLKを受けてそれに 同期動作する。図31から図32においてTrはロウ系 動作ステート、TrwはTrを引き延ばすためのウェー トステート、Tc1はカラム系動作ステート、Tcwは Tc1を引き延ばすためのウェートステート、Td1は データ読み込みステートである。リード動作とライト動 作ではメモリサイクルを構成するはステート数(バスク ロック信号サイクル数)が相違されている。図31のス テートTrではロウアドレスが取り込まれ、Tc1では リードコマンドによってカラムアドレスが取り込まれ、 カラムアドレスストロープ信号CAS#の立ち下がりか ら3サイクル(パスクロック信号即ち端子CKIOから 出力される外部クロック信号CLKのサイクル数)後に データが読出される。図32のステートTェではロウア ドレスが取り込まれ、Tc1ではライトコマンドによっ てカラムアドレスが取り込まれ、データに書込みが行わ れる。

37

【0097】内部バスが階層化されたマイクロコンピュ ータ6に対する動作周波数切換えに係る上記実施例によ れば以下の作用効果がある。(1) CPUパス60、キ ャッシュバス70及び周辺バス80に階層化されたマイ クロコンピュータ6において、バスクロック信号92 は、動的に周波数可変のクロック信号から除外してい る。すなわち、CPUクロック信号91及び周辺クロッ ク信号93はクロック制御回路65に対する設定内容次 第で信号周波数が動的に変更可能にされるが、バスクロ ック信号92は入出力回路73を介して接続されるメモ リなどの外部デバイスの動作速度に合わせたクロック信 号とされるべきであるから、信号周波数の動的な変更対 象とはされない。上記クロック信号91,93の周波数 30 変更のためにクロックパルスジェネレータ9の内部状態 が変更されたときも、クロック制御回路6はパスクロッ ク信号92の周波数を変更しないようにクロックパルス ジェネレータ9を制御する。

【0098】(2) CPUクロック信号91周波数を制御情報にて動的に可変制御可能にすることにより、中央処理装置61が結合されるCPUバス60の回路モジュールを必要に応じて高速動作させて高速データ効率を向上させることができ、その逆に高速動作を要しないタスクを実行するときにはクロック信号周波数を低くして低40消費電力を実現することができる。

【0099】(3)周辺クロック信号93の周波数を制御情報にて動的に可変制御可能にすることにより、周辺パス80に結合された回路モジュールが周辺回路モジュールであるという性質に鑑みてその機能や動作状態に応じ他の回路モジュールとは独立的に動作速度を制御して低消費電力化を促進させることができる。

【0100】(4)クロック制御回路65はモード端子MD0,MD1,MD2の状態とクロック制御レジスタ650の設定値とに従い、基本クロック信号915によ 50

ってクロック信号 9 1 ~ 9 3 を生成する場合にはバスクロック信号 9 2 の周波数が基本クロック信号 9 1 5 の周波数に一致するようにセレクタ 9 4 4 の選択状態を制御し、端子 C K I O から供給されるクロック信号 9 1 ~ 9 3 を生成する場合にはバスククロック信号 9 1 ~ 9 3 を生成する場合にはバスクロック信号 9 2 の周波数が端でセレクタ 9 4 4 の選択状態を割御する。これにより、バスクロック信号 9 2 の周波数に一路に接続される外部デバイスの許容動作速度にないがら、モード端子 M D 0 ~ M D 2 によるクロックモードの選択状態やクロックに保たれなければならないから、モード端子 M D 0 ~ M D 2 によるクロックモードの選択状態やクロック間辺クロック信号 9 3 の動的な周波数変更に際して、バスクロック信号 9 2 の周波数を自動的に一定に保つことができる。

38

【0101】(5)端子CKIOから出力される外部クロック信号はバスクロック信号92の周波数と一致されるから、クロック信号に同期動作されるSDRAMのような外部デバイスはバスコントローラ(バスクロック信 30 号92を受け動作)72の制御を受け、そのような外部デバイスの同期動作用クロック信号として上記外部端子CKIOから出力されるクロック信号を利用することができる。これにより、本実施例マイクロコンピュータ6はSDRAMのようなクロック同期型外部デバイスに対するアクセス制御を容易化することができる。換言すればそのような外部デバイスを外部バスを介して直結してアクセス制御することができる。

【0102】以上本発明者によってなされた発明を実施例に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。

【0103】動作周波数と電源電圧の双方を可変制御す る発明に関し、例えば、モードレジスタのような記憶手 段に対する制御情報の設定はCPUが行うことに限定さ れず、外部の回路がデータバスを介して行い、或は外部 の回路が所定の外部端子を介して行ってもよい。また、 回路の電源は負電源であってもよく、その場合の動作電 圧の大小若しくは増減は絶対値的な大小を考慮して本発 明を適用する。回路モジュールは上記実施例で説明した ものに限定される適宜変更可能である。また上記実施例 では動作電圧の変更はその対象とされる回路モジュール 内部の全ての回路に及ぶものであってもいが、その他の 回路モジュールとの関係上若しくは共通パスを介する情 報転送に不都合を生ずる虞がある場合にはインタフェー ス回路部分の動作電圧は変更対象から除外することがで きる。特にマルチチップでデータ処理装置が構成される 場合には、外部バスに共通接続される各回路モジュール のインタフェース部分の動作電圧はパスの情報伝送仕様 に合わせて一定にすることができる。また、回路モジュ ールの動作周波数が相互に相違される場合にウェイト信

号、レディー信号、ビジー信号などを用いたハンドシェーク制御で情報転送を行うことができる。また、特定の回路モジュールに対して相互に設定可能な周波数に一定の関係例えば1/2倍というような関係を維持させて思波数の切換えを可能にすればハンドシェーク制御ををでする。また、タスク毎に間被数や動作電圧を切換えられるので、当該タスクで利用するリソースを考慮してその切換えを行うようにすれば特別な制約を設けることなく回路モジュールを相互間で同期的に動作させることができる。

【0104】階層化された内部バスを単位に内蔵回路モジュールの動作周波数を制御する発明に関し、動的に動作周波数を変更可能にする対象は、CPUクロック信号だけであってもよい。或いは周辺クロック信号だけであってもよい。データ処理性能を犠牲にすることなく電力消費をきめ細かく制御するという点において、望ましくは上記実施のようにCPUクロック信号と周辺クロック信号の双方を周波数可変制御の対象にするのがよい。

[0105]

【発明の効果】本願において開示される発明のうち代表 20 的なものによって得られる効果を簡単に説明すれば下記 の通りである。

【0106】〔1〕回路モジュールの動作周波数と動作 電圧の双方を制御する発明に関しては、クロック信号周 波数と動作電圧の切換え態様を指示する制御情報は中央 処理装置などによって書換え可能にレジスタ又はその他 の記憶手段に設定されるから、回路モジュールのデータ 処理性能やデータ処理の軽重に応じて制御情報を必要に 応じて書換えることで、回路モジュールの動作電圧と動 作周波数に対する自由な切換えを許容することができ る。したがって、相対的に高速のデータ処理を要しない タスク若しくは回路モジュールに対しては低消費電力を 優先させ、相対的に処理の髙速性を要するタスク若しく は回路モジュールに対しては電力消費量の増大を許容 し、これによって全体としてのデータ処理効率を向上さ せつつ低消費電力を実現できる。更に、所定の回路モジ ュール毎に個別的にクロック周波数と動作電圧の切換え を可能にすることは、上記全体としてのデータ処理効率 を向上させつつ低消費電力化を図る制御を更にきめ細か く実現できる。

【0107】第1の制御手段を採用することによりクロック信号周波数と動作電圧の切換え手順の点における誤動作を防止することができる。

【0108】第2の制御手段を採用することにより、周 被数と電源電圧の不所望な切換え態様による誤動作の虞 を未然に防止することができる。

【0109】 (2) 階層化された内部パス単位に内蔵回路モジュールの動作周波数を切換える発明に関し、パスクロック信号のような第2のクロック信号を、周波数可変の信号から除外すること、即ち、第1及び第3のクロ

ック信号の周波数が制御情報に従って動的に変化されるとき、クロック制御回路は第2のクロック信号の周波数を一定に保つように制御することにより、バスコントローラが結合された第2の内部バスのための第2のクロック信号の周波数は、外部バスに結合された外部デバイスの動作速度に応じた周波数にされなければ内外でのバスサイクル若しくはバス動作を同期させることができない、という条件を満足させることができる。

【0110】第1のクロック信号周波数を制御情報にて 10 動的に可変制御可能にすることにより、中央処理装置が 結合される第1の内部バスの回路モジュールを必要に応 じて高速動作させてデータ処理効率を向上させ、その逆 に高速動作を要しないタスクを実行するときにはクロッ ク信号周波数を低くして電力消費を抑える、ということ を実現することができる。

【0111】第3のクロック信号周波数を制御情報にて動的に可変制御可能にすることにより、第3の内部バスに結合された回路モジュールが周辺回路モジュールであるという性質に鑑みてその機能や動作状態に応じ他の回路モジュールとは独立的に動作速度を制御して低消費電力化を促進させることができる。

【0112】クロック制御回路はモード端子の状態とク ロック制御レジスタの設定値とに従い、第1の周波数変 更手段からの基本クロック信号によって第1乃至第3の クロック信号を生成する場合には第2のクロック信号の 周波数が基本クロック信号の周波数に一致するように第 3の周波数変更手段を制御し、第2の接続端子(CKI O)から供給されるクロック信号によって第1乃至第3 のクロック信号を生成する場合には第2のクロック信号 の周波数が端子(CKIO)からのクロック信号周波数 に一致するように第3の周波数変更手段を制御する。こ れにより、第2のクロック信号の周波数は外部に接続さ れる外部デバイスの許容動作速度に応じて一定に保たれ なければならないから、モード端子によるクロックモー ドの選択状態やクロック制御レジスタを介する第1及び 第3のクロック信号の動的な周波数変更に際して、第2 のクロック信号の周波数を自動的に一定に保つことがで

【0113】端子(CKIO)から出力される外部クロック信号は第2のクロック信号の周波数と一致されるから、クロック信号に同期動作される外部デバイスはバスコントローラ(第2のクロック信号を受けて動作)の制御を受け、そのような外部デバイスの同期動作用クロック信号として上記端子(CKIO)から出力されるクロック信号を利用することができる。

【図面の簡単な説明】

50

【図1】本発明による第1実施例に係るシングルチップ マイクロコンピュータのブロック図である。

[図2]図1のクロック発生回路の一例を示すブロック図である。

【図3】図1に示される電圧設定レジスタ及び周波数設定レジスタの一例フォーマット説明図である。

【図4】内部クロック信号周波数と内部電圧の切換え制 御シーケンスの一例を示すフローチャートである。

【図 5】 本発明による第 2 実施例に係るデータ処理装置のプロック図である。

【図 6】 本発明による第3実施例に係るシングルチップマイクロコンピュータのブロック図である。

【図7】図6の電圧・周波数制御部の詳細な一例回路図である。

【図8】 DC/DC変換器の一例回路図である。

【図9】図6のモードレジスタの詳細な一例フォーマット説明図である。

【図10】第1及び第2の制御手段による制御態様の一 例説明図である。

【図11】図7のシーケンス制御部による動作電圧及び 周波数の切換え制御手順の一例フローチャートである。

【図12】図7のシーケンス制御部による動作電圧及び 周波数の切換え制御手順の別のフローチャートである。

【図13】本発明による第4実施例に係るデータ処理装 20 置のブロック図である。

【図14】本発明による第5実施例に係るデータ処理装置のプロック図である

【図15】本発明による第6実施例に係るマイクロコン ピュータのブロック図である。

【図16】クロックパルスジェネレータ及びクロック制 御回路の詳細な一例ブロック図である。

【図17】クロック制御レジスタの一例フォーマット図である。

【図18】モード端子によって設定されるクロックモー 30 ドの説明図である。

【図19】 CPUクロック信号、バスクロック信号及び 周辺クロック信号のサイクルとバスサイクルの一例タイ ミングチャートである。

【図20】図19に対してバスクロック信号及び周辺クロック信号の周波数を一定のままCPUクロック信号の周波数を1/2に変更したときのタイミングチャートである。

【図21】回路モジュールに対するクロックドライバの 位置付けを(A)で示し、クロックドライバの一例論理 40 を(B)で示す説明図である。

【図22】本実施例のマイクロコンピュータの外部にD RAM(×8)などを接続したときの接続態様図であ

【図23】本実施例のマイクロコンピュータの外部にDRAM(×16)などを接続したときの接続態様図である

【図24】本実施例のマイクロコンピュータの外部にSDRAM(×8)などを接続したときの接続態様図である。

【図25】本実施例のマイクロコンピュータの外部にSDRAM(×16)などを接続したときの接続態様図である。

42

【図 26】 バスクロック信号周波数 ϕ が ϕ < 18.6 M H z のときにおける本実施例マイクロコンピュータによる外部DRAMに対するアクセスタイミングチャートである。

【図27】バスクロック信号周波数 ϕ が18.8MHz $\leq \phi \leq 28.5$ MHzのときにおける本実施例マイクロ 10 コンピュータによる外部DRAMに対するアクセスタイ ミングチャートである。

【図28】パスクロック信号周波数 ϕ が28.5MHz $<\phi \le 37$.7MHzのときにおける本実施例マイクロコンピュータによる外部DRAMに対するアクセスタイミングチャートである。

【図29】 バスクロック信号周波数 ϕ が37.7 MH2 $< \phi < 47$ MH2 のときにおける本実施例マイクロコンピュータによる外部DRAMに対するアクセスタイミングチャートである。

20 【図30】パスクロック信号周波数 ϕ が47.7 MH z $\leq \phi \leq 56$ MH z のときにおける本実施例マイクロコンピュータによる外部DRAMに対するアクセスタイミングチャートである。

【図31】本実施例マイクロコンピュータによるSDRAMに対するリードアクセスのタイミングチャートである

[図32] 本実施例マイクロコンピュータによるSDR AMに対するライトアクセスのタイミングチャートである。

0 【符号の説明】

- 1 シングルチップマイクロコンピュータ
- 100 中央処理装置
- 110 電源回路
- 113 内部電圧
- 114 電圧設定レジスタ
- 120 クロック発生回路
- 122 内部クロック信号
- 1206 出力ゲート
- 124 周波数設定レジスタ
- 0 130 制御回路
 - 131 第1の制御手段
 - 132 第2の制御手段
 - 3 シングルチップマイクロコンピュータ
 - 300 中央処理装置
 - 304 タイマ
 - 306 電圧・周波数制御部
 - 307 モードレジスタ
 - 3 0 7 1 電圧設定フィールド
 - 3072 周波数設定フィールド
- 50 310 電源回路

3141~3143 セレクタ

320 クロック発生回路

3251~3253 セレクタ

3261~3263 出力ゲート

330 制御回路

334 シーケンス制御部

3341 第1の制御手段

3342 第2の制御手段

340 内部クロック信号

342 内部電圧

6 マイクロコンピュータ

60 CPUパス

61 中央処理装置

62 キャッシュメモリ装置

65 クロック制御回路

650 クロック制御レジスタ

MDO, MD1, MD2 クロックモード端子

44

70 キャッシュバス

72 パスコントローラ

80 周辺バス

9 クロックパルスジェネレータ

91 CPUクロック信号

92 バスクロック信号

93 周辺クロック信号

910 水晶発振器

10 912, 921 PLL回路


911,940,941 分周器

911, 914 セレクタ


920 セレクタ

930, 931, 942, 943, 944 セレクタ CKIO, XTAL, EXTAL 外部クロック端子

【図1】




【図2】







(図4)




【図5】




[図6]








【図9】






ピット値	意味
0.0	1 0 0 MHz
0 1	2 5 MHz
10	6.25MHz
1 1	クロック停止

CS 3 2

5 S 3 3

S 3 4

[図8]



[図10]

[図11]

【図10】

	周波微	電圧	設定值	変更順
(a)	增加	変更しない	エラー	
(b)	検少	変更しない		周波数のみ
(c)	変更しない	增加		電圧のみ
(d)	変更しない	缺少	エラー	
(e)	增加	增加		電圧→周波数
(f)	增加	減少	エラー	
(g)	減少	増加		周被数→電圧
(h)	被少	減少		周波數→電圧


- S 3 0 モードレジスタ設定 CPUにエラーを通知

¥OK


クロック停止

タイマカウント開始

【図11】




[図13]




【図12】

【図15】



【図14】



【図17】

[図17]


								_
PLLEN	STC1	STCO	CFC1	CFC0	PFC1	PFC0	mst1 ms	то

PLLEN: PLL1のイネーブル

FILEN: FILIO/イボーフル STCI-0: FILIO周波教理倍率。 1 倍~4 倍 CPCI-0: CPUクロックの分周率。 1 倍~1/4 倍 PFCI-0: 周辺クロックの分周率。 1 倍~1/4 倍 MSTI: タイマのクロックを停止する MSTO: シリアルインタフェースのクロックを停止する

注)バスクロックは接続する外部デバイスにより一定なので、 動的に変更しない

【図16】



【図18】

	増子組合せ		クロック入出力		P L L回路912	機能・動作	
Nο.	MD 2	MD 1	MD 0	供給額	出力	ON/OFF	
0	0	0	0	EXTAL	CIXIO	ON 建倍率 ;1	BXTAL蝸子から外部クロックを入力し、PL L回路912で波形成形し、CKIO蝸子にクロック を出力する。
1	0	0	1	EXTAL	CKIO	ON 淀倍率 ; 4	EXTAL端子から外部クロックを入力し、PL し回路912で周波数を 4 倍に最倍し、CKIO熔子 にクロックを出力する。
2	0	1		水晶 発振器	CKIO	ON 避 倍卒 ;4	水晶発振器を動作させ、発振周被数をPLL回路912で4倍に適倍し、CKIO端子にクロックを 出力する。
3	0	1	1	水晶 発振器	CIKTO	ON 避倍率;1	水晶発振器を動作させ、PLL回路912で波形成 形し、CKIO帽子にクロック出力する。
4	1	0	0	EXTAL	CIKIO	OFF	EXTAL端子から外部クロックを入力し、分周器913で波形成形し、CKIO端子にクロックを出力する。周波数は1/2になる。
5	1	0	1	水晶 発振器	CKIO	OFF .	水品発振器を動作させ、分周器913で被形成形 し、CKIO端子にクロックを出力する。周波數 は1/2になる。
6	1	1	0	CKTO	-	OFF	CKIO端子から外部クロックを入力する。


X

【図19】

図 1 9 1 CPUクロック信号 9 2 ペスクロック信号 9 3 周辺クロック信号 9 3 周辺クロック信号 4 6 0 CPUパス 外部パス 7 0 キャッシュバス


80 周辺パス


【図20】




[図21]


【図 2.6】









【図22】




【図23】



【図24】




【図25】




【図27】

【図28】

【図 2 7】 [(18.8MHz=<) φ = <28.5MHz]




【図 2 8 】 $[(28.5MHz<)\phi = <37.7MHz]$




[図29]

【図 2 9】 [(37.7MHz<) ø <47MHz]




[図30]



【図31】


(図 3 1]
SDRAM Bus Cycle (Single-Read/Auto-Precharge Mode)



【図32】

[图 3 2]
SDRAM Bus Cycle (Single-write/Auto-Precharge Mode)

[(40MHz=<)e<62.5MHz]



フロントページの続き

(72)発明者 成田 進

東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中央研究所内

(72)発明者 久保 征治

東京都小平市上水本町 5 丁目 2 0 番 1 号 株式会社日立製作所半導体事業部内